- HRPG-ASCA53C进制集成计数器2019/10/19 8:57:41 2019/10/19 8:57:41
- HRPG-ASCA53C图6.5.1774HC/HCT390中的一个异步二一十进制计数器的逻辑图在例6.4.2中曾分析过一个异步五进制加计数电路,如果在其基础上增加一级触发器,便可构成异步二一十...[全文]
- WM8725GED/V环形移位寄存器2019/10/18 22:48:09 2019/10/18 22:48:09
- WM8725GED/V有时要求在移位过程中,数据仍保持在寄存器中不丢失。此时,只要将移位寄存器最高位的输出接至最低位的输人,或将最低位的输出接至最高位的输入,便可实现...[全文]
- MMU5QBWHQ-LF异步时序电路中2019/10/17 21:36:32 2019/10/17 21:36:32
- MMU5QBWHQ-LF本节主要讨论用触发器构成的脉冲异步时序电路的分析方法。异步时序电路与同步时序电路的主要区别在于电路中没有统一的时钟脉冲,因而各存储电路不是同时更新状态,状态之间没有准确的...[全文]
- TT41NGRA1同步十进制加计数器2019/10/17 20:46:23 2019/10/17 20:46:23
- TT41NGRA1随着电源+vcc通过电阻R对电容C充电,使C两端电压复位电路逐渐升高,经过一段时间之后,REsEr手动复位电路上电自动复位电路信号才跨越逻辑阈值转变为高电平,使系统脱离复位状态...[全文]
- STC11F52XE-35I-L 循环的控制条件2019/10/16 21:13:54 2019/10/16 21:13:54
- STC11F52XE-35I-L触发器的逻辑功能和电路结构之间有什么关系?写出D触发器、JK触发器、r触发器和SR触发器的特性方程,并画出它们的状态图.怎样利用JK触...[全文]
- UPD65808GL-E05-NMU 传输延迟时间tpLH和rpHL2019/10/16 12:02:10 2019/10/16 12:02:10
- UPD65808GL-E05-NMU构成类似于图5.1.2所示的双稳态电路,如图5.2.11(c)所示。由于G1、G2输人端存在的分布电容对逻辑电平有暂短的保持作用,此时,电路将被锁定在E信号由...[全文]
- DRS61-A1A08192 D锁存器的动态特性2019/10/14 18:10:36 2019/10/14 18:10:36
- DRS61-A1A08192构成类似于图5.1.2所示的双稳态电路,如图5.2.11(c)所示。由于G1、G2输人端存在的分布电容对逻辑电平有暂短的保持作用,此时,电路将被锁定在E信号由1变0前...[全文]
- TL372I七段显示译码电路2019/10/14 12:11:37 2019/10/14 12:11:37
- TL372I试用一片74x154译码器和必要的与非门,设计一个乘法器电路,实现2位二进制数相乘,并输出结果。74x154示意图如图题4.4.12所示。用逻辑门对74H...[全文]
- RM9003A寄存器型变量赋值2019/10/14 12:13:10 2019/10/14 12:13:10
- RM9003A组合逻辑电路的行为级建模举例下面通过两个例子介绍组合电路的行为级建模。例4,6,7和例4.6,8是数据选择器的行为级描述。前一个例子使用if-else语...[全文]
- PM5YDW6系统可靠性差2019/10/13 17:24:26 2019/10/13 17:24:26
- PM5YDW674182中的P和G的作用是什么?说明反码和补码之间的关系。简要说明由加补码完成减法运算的原理。前面介绍的中、小规模组合逻辑集成器件性能好...[全文]
- FT121Q 高位B4B3有4种状态的组合2019/10/12 23:35:13 2019/10/12 23:35:13
- FT121Q试用74HC138和一片74HC139构成5线-32线译码器,输入为5位二进制码B4B3B2B1B。,对应输出LO~L31为低电平有效信号。解:首先列出5线一32线译码...[全文]
- NS4215 3线编码器的应用2019/10/12 23:04:05 2019/10/12 23:04:05
- NS4215Cs的功能是,当EJ为1,且至少有一个输人端有高电平信号输人时,Cs为1,表明编码器处于工作状态,否则Cs为0,由此可以区分当电路所有输人端均无高电平输入,或者只有几输入端有高电平时...[全文]
- ICS1531Y-140 达林顿晶体管阵列2019/10/12 17:54:23 2019/10/12 17:54:23
- ICS1531Y-140如果负载所需的电流不特别大,例如微型继电器,可以将两个反相器并联作为驱动电路,如图3.6.6所示。即使封装在同一芯片内的两个反相器的参数也有差别,因此,并联后总的最大负载...[全文]
- RMCF0603JT7R50 噪声容限2019/10/10 20:29:14 2019/10/10 20:29:14
- RMCF0603JT7R50噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输人信号允许一定的容差。在数字系统中,各逻辑电路之间的连线可能会受到各种噪声的干扰,例如信号传输引起的噪...[全文]
- VI-JNT-IY TTL电平兼容2019/10/10 19:58:35 2019/10/10 19:58:35
- VI-JNT-IYCMOS逻辑门电路是在TTL电路之后出现的一种广泛应用的数字集成器件。按照器件结构的不同形式，可以分为NMOS\PMOS\CMOS三种逻辑门电路。由于制造工艺的不断改进,CMO...[全文]
- 3314J-2-202G 实数型常量表示方法2019/10/10 12:04:12 2019/10/10 12:04:12
- 3314J-2-202G标识符和关键词,给对象(如模块名、电路的输人与输出端口、变量等)取名所用的字符串称为标识符,标识符通常由英文字母、数字、$符和下画线组成,并且规定标识符必须以英文字母或下...[全文]
- 0201ZD222KAT2A 卡诺图的简化表示法2019/10/9 21:17:08 2019/10/9 21:17:08
- 0201ZD222KAT2A卡诺图的简化表示法图2,2.5所示的卡诺图可以简化成如图2.2.6所示。在图2.2.6中,用0、1分别表示非变量和原变量,变量A、B、C、D的每组取值,...[全文]
- EC-B122 逻辑代数2019/10/9 19:52:19 2019/10/9 19:52:19
- EC-B122逻辑代数是1854年问世的,早年用于开关和继电器网络的分析、化简,随着半导体器件制造工艺的发展,各种具有良好开关性能的微电子器件不断涌现,因而逻辑代数已成为分析和设计...[全文]
- RSC25DRXH-S734 几种常用逻辑运算2019/10/9 12:46:42 2019/10/9 12:46:42
- RSC25DRXH-S734条件中只要有一个条件得到满足,这件事就会发生”。这种关系称为或逻辑。或是指A闭合或B闭合,即任一个条件具各的意思。仿照前述,可以得出用0、1表示的或逻辑真值表,如表1...[全文]
- HFBR2416TC 数字电路的设计方法2019/10/8 8:58:12 2019/10/8 8:58:12
- HFBR2416TC数字电路的设计是从给定的逻辑功能要求出发,确定输人、输出变量,选择适当的逻辑器件,设计出符合要求的逻辑电路。设计过程一般有方案的提出、验证和修改三个阶段。设计方式分为传统的设...[全文]
热门点击
- Arduino Uno控制器板提供5V输
- 电压测量的基本要求
- 太赫兹波是一种电磁波
- 谐波的标准
- 开闭所按照接线方式的不同可以分为终端开闭
- DIN:串行数据输人端
- 调制域的特征是反映信号频率、相位与时间的
- 调制域分析仪在通信中的应用遍及模拟通信
- 功率表由生产厂家在严格控制的条件下校准
- 某量在所处的条件下被完美地确定或严格定义
IC型号推荐
- MM74HC299WMX
- MM74HC30J
- MM74HC30M
- MM74HC30MX
- MM74HC30N
- MM74HC32
- MM74HC32J
- MM74HC32M
- MM74HC32MTC
- MM74HC32MTCX
- MM74HC32MX
- MM74HC32MX-NL
- MM74HC32N
- MM74HC32N/MC74HC32N
- MM74HC32SJ
- MM74HC32SJK
- MM74HC32SJX
- MM74HC354N
- MM74HC356N
- MM74HC365J
- MM74HC365M
- MM74HC365MX
- MM74HC365N
- MM74HC366N
- MM74HC366WM
- MM74HC367J
- MM74HC367M
- MM74HC367MX
- MM74HC367N
- MM74HC367WM
公网安备44030402000607
