MMU5QBWHQ-LF本节主要讨论用触发器构成的脉冲异步时序电路的分析方法。异步时序电路与同步时序电路的主要区别在于电路中没有统一的时钟脉冲,因而各存储电路不是同时更新状态,状态之间没有准确的分界。在分析脉冲异步时序电路时必须注意以下几点:

分析状态转换时必须考虑各触发器的时钟信号作用情况

异步时序电路中,由于各个触发器只有在其时钟输入CP元(或CP″,下标乃表示电路中第而个触发器)端的相应脉冲沿作用时,才有可能改变状态。因此,在分析状态转换时,首先应根据给定的电路列出各个触发器时钟信号的逻辑表达式,据此分别确定各触发器的CPn(或CP.)端是否有时钟信号的作用:有作用,则令吼=1;否则吼=0。这里,cpⅡ不是一个逻辑变量,对于上升沿触发的触发器,当其CP.端的信号由0变1时cp.=1;反之,对下降沿触发的触发器,则在CPn信号由1变0时cpn=1。然后再根据激励信号确定那些cpn=1的触发器的次态,cpn=0的触发器则保持原有状态不变。

每一次状态转换必须从输人信号所能影响触发的第一个触发器开始逐级确定

同步时序电路的分析可以从任意一个触发器开始推导状态的转换,而异步时序电路每一次状态转换的分析必须从输人信号所能作用的第一个触发器开始推导,确定它的状态变化,然后根据它的输出信号分析下一个触发器的时钟信号以确定cpn的值,进一步决定该触发器是否发生状态转换。像这样依次逐级分析,直到最后一个触发器。待全部触发器的转换状态导出后,才能最终确定电路的次态,填入状态表或状态图。

每一次状态转换都有一定的时间延迟

同步时序电路的所有触发器是同时转换状态的,与之不同,异步时序电路各个触发器之间的状态转换存在一定的延迟,也就是说,从现态s″到次态s″+l的转换过程中有一段“不稳定”的时间。在此期间,电路的状态是不确定的。只有当全部触发器状态转换完毕,电路才进人新的“稳定”状态,即次态S″+】。因此,异步时序电路的输入信号(包括时钟信号)必须等待电路进人稳定状态之后才允许发生改变,否则电路会处在不确知的状态。由于上述延迟时间的存在,对于同一系列的集成逻辑电路,类似功能的同步时序电路的速度要快于异步时序电路。