为大的芯片设计的引脚在芯片上( LOC)封装将压焊点位置移到了芯片的中部。FM20L08-60TG封装体的引脚坐在覆盖于芯片表面的一个衬垫上。

   三维封装

   “超越摩尔定律”已成为封装文献的口头禅。它指出随着晶体管按比例缩小，集成电路的密度正在最大限度地达到物理极限。公认的“超越摩尔定律”意味着在一个封装体内封装更多功能的技术，即通常所说的系统级封装( SIP)。行业正在开发基于两种基本方法的众多方法：堆叠芯片和堆叠封装体[封装体上封装体(PoP)]。

    芯片叠层技术

   4种芯片叠层技术：单片( monolithic)、晶圆上品圆(Wafer-on．Wafer)、晶圆上芯片( Die-on-Wafer)和芯片上芯片(Die-on-Die)。

   单片：单片技术是在晶圆制造过程中建立多个电路层。每个电路层之间使用金属塞或多个金属层通过技术。

   晶圆上晶圆：具有不同电路的单个晶圆被减薄，凸点或焊球键合在一起。3D分离把三维堆叠的全部互连。有些系统利用钻通孔或刻蚀穿透晶圆使其可以键合，称为穿透硅通孑L( TSV)。其他排列将不同尺寸芯片引线键合到封装体的基板；另一个方案是对于凸点或焊球键合单个晶圆，和对于封装体的额外的连接也使用引线键合（见图18. 42）。