位置:51电子网 » 技术资料 » EDA/PLD

信息读出以后并不影响触发器中所存储的信息

发布时间:2016/7/7 21:23:24 访问次数:434

   读出时,只要某一电路被选中,相应的Q5、Q6导通,A、B点分别与位线D和D相通,且Q7、Q:也导通,故存储电路的信号被送至I/o及I/o线上,供外部总线读取。ADIS16362BMLZ信息读出以后并不影响触发器中所存储的信息,故称为非破坏性读出。当字线为低电平时,Q5、Q6截止,使触发器与位线D和5隔离。这时,基本存储电路内的信息既不能读出,也不能写入,只是保持原存储信息不变,故称此时为维持状态。

   一个基本存储电路只能存放l位二进制数,若一条字线接到几个存储电路的传输门,就可以构成一个存储单元。再由许多个存储单元按阵列的形式排列,便可构成一个存储体,配上所需的如地址译码等控制电路,即可得到我们所说的存储芯片。

   由此可见,静态RAM触发器在有电源的情况下,可以存入数据也可以读出数据。在掉电之后,存入的信息将全部消失。


   读出时,只要某一电路被选中,相应的Q5、Q6导通,A、B点分别与位线D和D相通,且Q7、Q:也导通,故存储电路的信号被送至I/o及I/o线上,供外部总线读取。ADIS16362BMLZ信息读出以后并不影响触发器中所存储的信息,故称为非破坏性读出。当字线为低电平时,Q5、Q6截止,使触发器与位线D和5隔离。这时,基本存储电路内的信息既不能读出,也不能写入,只是保持原存储信息不变,故称此时为维持状态。

   一个基本存储电路只能存放l位二进制数,若一条字线接到几个存储电路的传输门,就可以构成一个存储单元。再由许多个存储单元按阵列的形式排列,便可构成一个存储体,配上所需的如地址译码等控制电路,即可得到我们所说的存储芯片。

   由此可见,静态RAM触发器在有电源的情况下,可以存入数据也可以读出数据。在掉电之后,存入的信息将全部消失。


热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!