当多晶硅穿过有源区时,就形成HCPL-0611-500E了一个MOS管。当多晶硅穿过N型有源区时,形成NMOS管;当多晶硅穿过P型有源区时,形成PMOs管。图8.30所示是NMOs管的版图及剖面图。为形成反型层沟道,MOs管的P型衬底通常接电路的最低电位,而N阱通常接最高电位。

   (a)NMOS管版图             (b)NMOS管剖面图

   图830 NMOS管版图及剖面图

   寄生电阻和电容会带来噪声、降低速度、增加功耗等效应。晶体管的寄生优化包括尽量减小多晶做导线的长度,通过两边接栅,可优化栅极串联寄生电阻。对于大尺寸晶体管的版图,一般将晶体管裂开,用多个指状(Finger)结构并联取代,如图8.31和图8.32所示。

   寄生优化还涉及接触孔、通孔与其他层的连接。这种连接会引入接触电阻,而且会限制流过接触孔或通孔的电流密度。一般采用多个均匀分布的最小孔并联的方法来减小孔的寄生电阻和提高孔的可通过电流能力。