LT1116CS8TR触发器电路的复零端和置位端不用的处理方法

发布时间:2020/1/29 12:58:45 访问次数:1092

LT1116CS8TR滤波器可有效地抑制干扰,电容性耦合干扰的抑制.

两系统的耦合部分(特别是电线、电缆)的布置应使耦合电容尽量小,使导线尽量短,线间距离尽量大,并尽量避免平行走线,以减小电容性耦合。

对干扰源和被干扰者进行电屏蔽,将受干扰的传输线屏蔽起来可使电容耦合电压受到抑制。

如果干扰源和干扰对象的基准点电路是相互独立的,则可采吊平衡措施来消除电容性干扰,图10-35所示的是平衡措施的原理图及结构图,平衡条件为

C13:C23==Cn:C24

该条件可用结构性措施来实现,出可采用平衡电容器来实现,主要的结构性措施有:①采用四心导线;②导线互相绞合(1同2, 3同4)。

电感性耦合干扰的抑制,两个系统的电感耦合,主要是导线和电缆间磁耦合。

使线间距离尽量大,导线尽量短,避免平行走线并设法缩小电流回路所围成的面积使互感尽量地小,可以抑制电感性耦合。

对干扰对象或干扰源进行磁屏蔽,来抑制磁场耦合,其屏蔽原理见10.3.1所示。

被干扰的导线在干扰场中的放置方位应使它对干扰磁场切割的磁力线最少,困而所耦合的干扰信号也最小。图10-36所示的是导线环的两种可能的配置方位,由于两组电流环相互垂直,因此磁耦磁场去耦合最小。

将一个电流的回路线间绕成极性交错的若干局部耦合环(绞合线),见图10-37,使之沿导线长度方向的符号交变的局部耦合信号彼此相抵消。图中Q为干扰源回路,其电流回路为绞合线,使其极性交错的相邻局部耦合环在周围所产生的磁场Hn与Im相抵消;图中E为被干扰回路,其电路回路采用绞合线,使之相邻局部耦合环上的感应电压极性平衡原理图及结构图,相反而相互抵消;因此采用绞合线能有效地抑制导线间的磁耦合。单位长度上绞合次数越多则绞合作用也越大,对电缆,绞合次数约为30次每米。

如将若干两两绞合的导线同时敷于公共的电缆槽内,每条绞合线在单位长度的绞合次回路面积,减小回路面积的配线,(a)不可取的方法(回路面积大);(b)改进的方法。

驱动电路扇出的定义,若输出所接的门电路数超过Ⅳ时,则使rC1的输出7oh值降低,yol值上升。由前述可知,这必定使电路的噪声容限降低,更容易因噪声而产生误动作。因此,从抗干扰的角度考虑,要求电路的输出负载不要超过所规定的扇出数,而且应尽可能地留有充分的余量,如图10-39所示。

现在讨论集成电路不使用的输入、输出端的处理方法及其与抗干扰的关系。集成电路在使用时往往有许多输入、输出端或控制端空着不用。例如,一个四输入端的与非门往往有―二个输入端不用;一个触发器往往只用Q输出端而Q端空着不用,只用复零端而不用置位端等。对于这些空着不用的端子一定要妥善处理,否则噪声很容易通过分布电容而进入这些端子,对电路造成干扰。一般的TTL和CMOS电路的不用端子处理如图10-40所示,图中(a)所示的是用比电源电压稍低一些的独立电源,将所有的不用端子与它相接,使不用端子保持为高电平。这是一种稳妥的办法,其最大的缺点是要有一个电压比电源电压稍低的独立电源,这显然不经济。只有TTL的74LS系列电路,由于其输入端的输入击穿电压较高,不用的端子可以直接接电源电压5V,而其他电路则要接在比5V低的电源上。图(b)是常用的方法,不用的端子可用1~10 kΩ的电阻与ycc电源相接。为节省电阻也可将多个不用的输入端公用一个电阻。对TTL电路,一个1 kΩ电阻一般可连接20余个不用的输入端。图(c)的办法也可使用,它是将不用的端子与使用的端子并接。但要注意,当不用端较多时仅与一个输入使用端并接,这将增加前级电路的扇出数。就是说要注意由此引起的噪声容限的降低。图(d)的方法是将不用的输入端接在电路上尚未使用的输出端上。这种方法一定要接得正确,以保证其输出一直为高电平。图(e)是触发器电路的复零端和置位端不用的处理方法。