可靠性测试结构是指用于可靠性评价试验的NMOsFET单管、PMOsFET单管、 BP5112大面积MOS电容和具有一定宽度及长度的金属互连线等。可靠性测试结构设计的内容:(1)布局,安排各个晶体管、基本单元在芯片上的位置;(2)布线,设计走线,实现结构间的互连;(3)尺寸确定,确定晶体管尺寸(〃、z)、互连尺寸(连线宽度),以及晶体管与互连之间的相对尺寸等;(4)版图编辑,规定各个工艺层上图形的形状、尺寸和位置;(5)布局布线,给出版图的整体规划;(6)规则检查,设计规则检查、电学规则检查、版图与电路图一致性检验。

   设计规则规定了掩膜版各层的几何图形宽度、间隔、重叠及层与层之间的距离等的最小容许值。设计规则是设计和生产之间的一个桥梁,是一定的工艺水平下电路的性能和成品率的最好的折中。因此对于不同的工艺,就有不同的设计规则。设计规则描述方法是微米设计规则、兄设计规则。兄设计规则中兄是一个归一化

单位,使栅极宽度为2兄,其他尺寸都是龙的整数倍。最小线宽2龙,对于2um生产工艺,杠1um。通过对龙值的重新定义可以很方便地将一种工艺设计的版图改变为适合另一种工艺的版图,大大节省了集成电路的开发时间和费用。根据复杂程度,不同工艺需要的一套掩模版可能有几层到几十层,一层掩模对应于工艺制造中的一道或数道工序。掩膜上的图形决定着芯片上器件或连接物理层的尺寸,因此版图上的几何图形尺寸与芯片上物理层尺寸直接相关。