- F2MC-8FX家族添加新成员（富士通）2008/9/12 0:00:00 2008/9/12 0:00:00
- 富士通微电子（上海）有限公司宣布其f2mc-8fx家族(*1)添加三款具有20个引脚以下（包含20个）的低引脚数(lpc)系列。f2mc-8fx家族是拥有嵌入式快闪记忆体的8位高性能微控制器...[全文]
- 软件可编程逻辑平台与SDK2008/9/12 0:00:00 2008/9/12 0:00:00
- sdk是用于嵌入系统设计的软件开发平台，与其他软件开发环境一样，设计者能在这个开台下输入、编辑、编译与调试软件源代码等，其开发环境基于开放源码的eclipse架构。 edk中平台的软件...[全文]
- 集成化逻辑分析工具简介2008/9/11 0:00:00 2008/9/11 0:00:00
- 传统fpga逻辑器件的调试方法都采用示波器和逻辑分析仪，通过探头连接到fpga引脚引出的测试点来捕捉信号进行逻辑分析。这些示波器、逻辑分析仪的探头连线加上fpga的下载电缆，不仅连线复杂，而...[全文]
- 集成化逻辑分析工具的组成和设计流程2008/9/11 0:00:00 2008/9/11 0:00:00
- 集成化逻辑分析工具由3个内核构成，如图1所示，其中icon、ila和iba共3个模块是为了使用chipscope pro观察信号而插入的核。 图1 3个内核 这些内核的功能和...[全文]
- 使用ChipScope Pro2008/9/11 0:00:00 2008/9/11 0:00:00
- chipscope pro作为一个独立的模块可以单独执行，也可以在ise 10．x工程管理器中运行。 选择【开始】→【程序】→【xilinx ise 10.1】→【chipscope】命令...[全文]
- 将ILA Core、ICON Core和VIO Core插入到设计中一2008/9/11 0:00:00 2008/9/11 0:00:00
- （1）ila com、icon core和vio core可以作为一个ip core插入到设计巾，运行ise lo.1navigator，打开设计文件． （2）为建立xco文件，选择【p...[全文]
- 将ILA Core、ICON Core和VIO Core插入到设计中二2008/9/11 0:00:00 2008/9/11 0:00:00
- ■ 【trigger port width】文本框：触发端口宽度，最大为256。 ■ 【match units】下拉列表框：用于检测触发端口是否满足特定的条件。一个触发端最多可有16个触发...[全文]
- 以ChipScope Pro CORE Inserter模块方式插入设计中2008/9/11 0:00:00 2008/9/11 0:00:00
- 采用这种插入方式，没有对core进行例化的过程，不需要对设计做synthesize（综合）处理。 （1）运行ise 10.x navigator，打开设计文件。 （2）为建立．c...[全文]
- 使用ChipScope Pro Analyzer模块2008/9/11 0:00:00 2008/9/11 0:00:00
- chipscope pro analyzer模块为系统级逻辑分析工具，可实时地创建和修改触发条件。具有标准的逻辑分析仪类似接口，可作为一个独立的模块单独执行，也可以在ise 10.x工程管理...[全文]
- 利用FPGA Editor修改ChipScope Pro Core的信号输出2008/9/11 0:00:00 2008/9/11 0:00:00
- 对于高密度和复杂的逻辑设计，每次在chipscope pro core中修改信号探点都需要重新进行设计实现。执行该流程不仅需要花费较长的映射及布局布线时间，并且经过布局布线后每次的设计结果都...[全文]
- Xilinx功耗分析工具2008/9/11 0:00:00 2008/9/11 0:00:00
- 早期的逻辑器件由于制造工艺水平的限制，通常密度较低，工作频率不高,并且体积较大。系统对器件的性能要求不高，器件的功耗问题并不突出。而由功耗带来的系统问题也较少，在一般情况下可以不用考虑。 ...[全文]
- XPower 概述2008/9/11 0:00:00 2008/9/11 0:00:00
- cmos器件的功耗包括静态（直流dc）功耗和动态（ac开关）功耗。通常cmos器件的静态功耗都比较低，而且该参数也比较好测量，因为其功耗主要来源于cmos电路开关效应所产生的动态功率损耗。x...[全文]
- 使用XPower2008/9/11 0:00:00 2008/9/11 0:00:00
- 运行xpower工具有两种方式，一是直接在windows界面选择【开始】→【程序】→【xilinxise 10.1】→【accessories】→【xpower analyzer】命令，单独...[全文]
- 单独运行XPower Analyzer工具2008/9/11 0:00:00 2008/9/11 0:00:00
- 选择【xilinx ise 10．1】→【accessories】→【xpower analyzer】命令，打开设计文件。在菜单栏中，选择【file】命令打开文件管理栏。 （1）选择【 ...[全文]
- XPower的设计要点2008/9/11 0:00:00 2008/9/11 0:00:00
- 进入wwwxilim.com网站，或直接进入http://www.xilinx．com／poroducts／design resources／power central/，出现图1所示的界面...[全文]
- 引脚和区域约束编辑器2008/9/11 0:00:00 2008/9/11 0:00:00
- 引脚和区域约束编辑器（pinout and area constraints editor，pace）是功能非常强大的fpga设计工具，它既可以单独运行，也可以在ise集成化设计工具的环境下...[全文]
- 使用PACE工具一2008/9/11 0:00:00 2008/9/11 0:00:00
- 为了能够全面地介绍pace的功能，本节通过一个spartan－3e器件的设计范例并运行【floorplan area／io／logic一post synthesis】来详细说明，不同系列的器...[全文]
- 使用PACE工具二2008/9/11 0:00:00 2008/9/11 0:00:00
- （8）展开【iobs】选项，如图1所示。 ■在【package view】窗格中【package top view】和【package bottom view】选项分别显示器件的顶层和底层...[全文]
- PACE的SO分析口DRC功能2008/9/11 0:00:00 2008/9/11 0:00:00
- sso（simultaneously switching outputs，同时切换输出）分析是pace非常重要的功能。所谓sso现象是指一串寄存器的输出，当从全“0”变到全“1”或从全“1”...[全文]
- PACE时序分析功能2008/9/11 0:00:00 2008/9/11 0:00:00
- 由于目前fpga器件的输入／输出速度己经达到500mhz以上，所以时钟输入信号的分配及布局等处理显得特别重要。另外在较低频率的设计中，几乎可以忽略的分布延迟参数，在高速设计时会影响系统的设计...[全文]
公网安备44030402000607
