位置:51电子网 » 技术资料 » 嵌入式系统

使用ChipScope Pro Analyzer模块

发布时间:2008/9/11 0:00:00 访问次数:1795

  chipscope pro analyzer模块为系统级逻辑分析工具,可实时地创建和修改触发条件。具有标准的逻辑分析仪类似接口,可作为一个独立的模块单独执行,也可以在ise 10.x工程管理器中运行。

  选择【开始】→【程序】→【chipscope pro】→【analyzer】命令,启动分析仪工具。

  如果在ise 10.x的工程管理器中运行,需要有一个已生成的ila core。打开设计文件,在【processes for source∶...】窗口中选择【analyze design using chipscope】选项,如图1所示。

  图1 【analyze design using chipscope】选项

  【chipscope pro analyzer】用户界面由4个窗口和菜单栏构成,如图2所示,分别为工程管理窗口、信号浏览器窗口、主窗口和信息显示窗口。



  图2 chipscope pro analyzer用户界面

  (1)工程管理窗口

  工程管理窗口在正确初始化边界扫描链之后,列出扫描链上所有能识别的器件。在配置下载完成后该窗口会自动更新,显示chipscope pro core的数目,并为每个core创建一个文件夹。其中包含trigger setup、waveform、listing、bus plot等项目,分别用于触发条件设置和观察信号波形。

  (2)信号浏览器窗口

  在工程管理窗口中选中某一个core后,信号浏览器窗口显示其所有信号。在该窗口中可以增加或删除视图中的信号,并重新命名信号或将其组合为总线等。

  ■命名信号和总线。在双击或右击后选择【rename】命令,可以重新命名数据口、触发口内的信号及总线名称。

  ■从窗口中添加/移去信号。如果需要从波形分析窗口和列表窗口中移去所选择的信号,则选择【clear all】→【waveform】或【clear all】→【 listing】命令。同样,利用【add all to view)命令可以在窗口中添加信号和总线。

  ■ 合并和添加信号到总线。对于ila core和iba core,只有数据信号可以合并成总线;对于vio core(虚拟输入/输出),可以将各种类型的信号分组。右击相应的信号(选择的信号为lsb),选择【add to bus】→【new bus】命令,将总线信号重新排序。利用【reverse bus order】命令可以将lsb到msb排列的总线顺序变成msb到lsb排列。

  (3)主窗口

  主窗口用于显示【trigger setup】、【 waveform】、【listing 】和【bus plot】等窗口信息。

  (4)信息显示窗口

  信息显示窗口用于显示analyzer工作和执行的状态信息。

  如果chipscope pro的ila core己经生成并下载到目标器件中,则单击【open cable/searchjtag chain】按钮,扫描jtag链上的所有器并搜索ila core,弹出如图3所示的界面。

  图3 在chipscope pro analyzer中打开ila core

  chipscope pro analyzer的操作如下。

  ■ 选择【jtag chain】菜单项,可执行有关下载电缆的命令,包括jtag链扫描(jtag chainsetup)、xilinx并行电缆设置(xilinx parallel cable)、multilinx和usb电缆设置,以及安捷伦e5904b电缆设置(agilent e5904b cable)、关闭电缆(close cable)、获取电缆信息(get cable information)和打开自动内核状态查询(auto core status poll)等。

  ■配置文件,在菜单中选择【device】【configure 】命令。选择需要配置的器件并打开位流文件,可配置器件,该功能与impact工具相同。配置完成后,将自动检测所配置的器件内是否包含ila core,并更新工程管理器窗口内的文件夹显示core的数目。

  ■设置触发参数,在工程管理窗口中选择需要修改参数的器件文件夹。选择【triggersetup】选项。如果没有显示该窗口,可以右击相应的器件,选择【open:frigger setup】命令,或在菜单中选择【windows】→【new unit windows】命令。选择【trigger setup】选项后,打开触发条件设置窗口,其中包括【 capture】(捕获设置)、【match】(匹配函数)、【trig】(触发条件)3个窗中。

  在【capture】窗格中可以设置视窗的数目和视窗中触发事件的位置,这些视窗通常包含由一个触发事件产生的一串连续采样点。捕获设置栏中的【type】列表框定义了所用视窗的类型,如果选择【windows】类型,那么视窗中的采样数必须为2的若干次方,触发可以发生在视窗中的任何位置;选择【n samples】类型,缓冲器buffer中将包括多个视窗。每个视窗包含ⅳ个采样点,每个触发总是在第1个采样窗口;【 windows】列表框用来定义窗口的数目,数值范围从1到捕获缓冲区的深度之间;【depth】列表框用于每

  chipscope pro analyzer模块为系统级逻辑分析工具,可实时地创建和修改触发条件。具有标准的逻辑分析仪类似接口,可作为一个独立的模块单独执行,也可以在ise 10.x工程管理器中运行。

  选择【开始】→【程序】→【chipscope pro】→【analyzer】命令,启动分析仪工具。

  如果在ise 10.x的工程管理器中运行,需要有一个已生成的ila core。打开设计文件,在【processes for source∶...】窗口中选择【analyze design using chipscope】选项,如图1所示。

  图1 【analyze design using chipscope】选项

  【chipscope pro analyzer】用户界面由4个窗口和菜单栏构成,如图2所示,分别为工程管理窗口、信号浏览器窗口、主窗口和信息显示窗口。



  图2 chipscope pro analyzer用户界面

  (1)工程管理窗口

  工程管理窗口在正确初始化边界扫描链之后,列出扫描链上所有能识别的器件。在配置下载完成后该窗口会自动更新,显示chipscope pro core的数目,并为每个core创建一个文件夹。其中包含trigger setup、waveform、listing、bus plot等项目,分别用于触发条件设置和观察信号波形。

  (2)信号浏览器窗口

  在工程管理窗口中选中某一个core后,信号浏览器窗口显示其所有信号。在该窗口中可以增加或删除视图中的信号,并重新命名信号或将其组合为总线等。

  ■命名信号和总线。在双击或右击后选择【rename】命令,可以重新命名数据口、触发口内的信号及总线名称。

  ■从窗口中添加/移去信号。如果需要从波形分析窗口和列表窗口中移去所选择的信号,则选择【clear all】→【waveform】或【clear all】→【 listing】命令。同样,利用【add all to view)命令可以在窗口中添加信号和总线。

  ■ 合并和添加信号到总线。对于ila core和iba core,只有数据信号可以合并成总线;对于vio core(虚拟输入/输出),可以将各种类型的信号分组。右击相应的信号(选择的信号为lsb),选择【add to bus】→【new bus】命令,将总线信号重新排序。利用【reverse bus order】命令可以将lsb到msb排列的总线顺序变成msb到lsb排列。

  (3)主窗口

  主窗口用于显示【trigger setup】、【 waveform】、【listing 】和【bus plot】等窗口信息。

  (4)信息显示窗口

  信息显示窗口用于显示analyzer工作和执行的状态信息。

  如果chipscope pro的ila core己经生成并下载到目标器件中,则单击【open cable/searchjtag chain】按钮,扫描jtag链上的所有器并搜索ila core,弹出如图3所示的界面。

  图3 在chipscope pro analyzer中打开ila core

  chipscope pro analyzer的操作如下。

  ■ 选择【jtag chain】菜单项,可执行有关下载电缆的命令,包括jtag链扫描(jtag chainsetup)、xilinx并行电缆设置(xilinx parallel cable)、multilinx和usb电缆设置,以及安捷伦e5904b电缆设置(agilent e5904b cable)、关闭电缆(close cable)、获取电缆信息(get cable information)和打开自动内核状态查询(auto core status poll)等。

  ■配置文件,在菜单中选择【device】【configure 】命令。选择需要配置的器件并打开位流文件,可配置器件,该功能与impact工具相同。配置完成后,将自动检测所配置的器件内是否包含ila core,并更新工程管理器窗口内的文件夹显示core的数目。

  ■设置触发参数,在工程管理窗口中选择需要修改参数的器件文件夹。选择【triggersetup】选项。如果没有显示该窗口,可以右击相应的器件,选择【open:frigger setup】命令,或在菜单中选择【windows】→【new unit windows】命令。选择【trigger setup】选项后,打开触发条件设置窗口,其中包括【 capture】(捕获设置)、【match】(匹配函数)、【trig】(触发条件)3个窗中。

  在【capture】窗格中可以设置视窗的数目和视窗中触发事件的位置,这些视窗通常包含由一个触发事件产生的一串连续采样点。捕获设置栏中的【type】列表框定义了所用视窗的类型,如果选择【windows】类型,那么视窗中的采样数必须为2的若干次方,触发可以发生在视窗中的任何位置;选择【n samples】类型,缓冲器buffer中将包括多个视窗。每个视窗包含ⅳ个采样点,每个触发总是在第1个采样窗口;【 windows】列表框用来定义窗口的数目,数值范围从1到捕获缓冲区的深度之间;【depth】列表框用于每

相关IC型号

热门点击

 

推荐技术资料

DFRobot—玩的就是
    如果说新车间的特点是“灵动”,FQPF12N60C那么... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!