sso（simultaneously switching outputs，同时切换输出）分析是pace非常重要的功能。所谓sso现象是指一串寄存器的输出，当从全“0”变到全“1”或从全“1”变到全“0”时将会对电源和地平面产生一定的影响（电源的电流发生突变），甚至影响到器件内部时钟和逻辑的正常工作。sso现象与寄存器的输出宽度、输入／输出信号标准的选择，以及输入／输出引脚驱动电流的大小有直接关系。对高速且高性能的逻辑设计，应避免和减少sso现象。在pace工具中提供了不同信号标准及驱动条件下，每个bank内最多的sso数量。当超过该数值时，设计工具将提出告警，告警的门槛可以在工具中设置。

　　此外当输入／输出引脚位置和接口标准约束设置完成后，pace工具可以用drc来检查输入／输出配置的合法性。

　　（1）选择【tools】一【run design rule check（drc）】命令，将检查时钟输入脚分配、输入／输出标准合法性、参考电压及工作电源是否兼容等项目。检查结果显示在【check pinassignment】对话框中，如图1所示。

　　图1 检查结果

　　（2）选择【tools】→【sso analysis....】命令，执行sso的分析。例如，选择lvttl作为输出标准、驱动电流为24 ma且输出方式为快速(fast)，那么每个bank所允许的sso数量为25个。当进行ss0分析后将出现告警信息，如图2所示。

　　图2 告警信息

　　告警信息仅为设计者提供一些辅助信息，并不影响逻辑的实现。如果设计者可以容忍sso现象所带来的不利因素，可以忽略；如果需要避免sso现象，可以通过改变驱动电流的大小、输出方式、信号输出标准，甚至将信号的输出脚分配到其他bank中等方法避免。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）