chipscope pro作为一个独立的模块可以单独执行，也可以在ise 10．x工程管理器中运行。

　　选择【开始】→【程序】→【xilinx ise 10.1】→【chipscope】命令，可以分别运行analyzer、core generator和core inserter模块，如图2－37所示。但在运行时，需手动指定设计文件。

　　如果在ise 10.x工程管理器中运行，将自动设置chipscope pro core inserter模块。所需的设计文件将会自动调入，并生成bus／signal name example files（.cdc）文件，本节主要介绍这种设计方式。

　　图1 运行chipscope pro模块

　　注意:使用chipscope pro工具时，需要保证ise 10.x设计工具设置合适的选项。

　　（1）当使用xst综合工具时，需要使能【keep hierarchy】选项,以保持设计的层次结构，防止xst综合工具对所有层次的设计都进行优化．希望在插入chipscope pro内核时，不改变原有的网络和部件名称。如果没有使能保留层次属性，有可能重新优化后会在原有的部件中合并其他逻辑，并且网线的名称发生变化。

　　■选择【edit】→【preferences】命令，打开【process proponies】对讦框。

　　■打开【processes】选项卜，并将参数改成【advanced】，然后单击【ok】按钮。

　　■ 在【processes for source】窗口中右击【swthesizc xst】选琐后没置属阵。

　　■ 在【sfffiesis options】选lm卡中使能【keep hierarchy】选项如图2所示．

　　图2 使能【keep hierarchy】选项

　　（2）需要将器件的配晋模式设置成jtag模式，将配置时钟设置成jtag clock时钟。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）