对于高密度和复杂的逻辑设计，每次在chipscope pro core中修改信号探点都需要重新进行设计实现。执行该流程不仅需要花费较长的映射及布局布线时间，并且经过布局布线后每次的设计结果都有可能不同；除非提供了完整的时序约束。这样，chipscope pro analyzer的跟踪和分析不能提供一致的结果。显然，这种设计策略并不是最好的。利用fpga editor和chipscope proェ具的协同工作，可在fpga editor中对器件内的chipscope pro core探点直接修改。由于不再布局布线，不仅提高了工作效率，同时chipscope pro analyzer的跟踪和分析也更准确。

　　运行ise 10.x设计工具，在【processes for source∶....】窗口中单击【view／edit routed design（fpgaeditor）】。弹出fpga editor界面，在右边菜单栏中单击【ila】命令，打开如图1所示的ila设计界面，在【array】窗口中修改布线。

　　图1 打开ila设计界面

　　在ila设计界面中，【ila capture units】列表框中列出了设计中ila捕获单元的名称和位信息。【data and trigger bits】列表框中列出了所选ila捕获单元的类型、位数、网线和部件信｀患。单击【write cdc..】按钮，保存chipscope pro core的修改为后缀为。cdc的文件，默认值为原设计文件。 【change net】按钮用来修改ila core的连线，单击该按钮，在fpga editor窗口下边信息栏中同时显示该连线的延时数据。【 viewcomponent】按钮用于在【block】窗口中显示所选部件的内部结构，如图2所示。 【bitgen..】按钮用于重新生成fpga的位流文件； 【download】按钮将启动impact工具，把位流文件，bit下载到目标器件中。

　　图2 所选部件的内部结构