存储阵列是存储器的主体，实质上AD53101是由基本存储位元组成的集合体，每个基本存储位元存储l位二进制信息。基本存储位元组成存储单元，其个数与存储器位（线）数或数据线条数相等；存储单元组成存储阵列，其个数与字线数相等，与地址线数目相匹配。例如，一个128×4的存储器共有7条地址线和4条数据线，512个基本存储位元。

   三态双向缓冲器

   三态双向缓冲器用于将存储器连接在总线上，实现与CPU读／写两个方向的数据缓冲。其中OE (OutputEnable)为三态门的控制信号，当其无效时，三态门输出呈高阻态，相当于存储器没有接在总线上，不影响其他器件的工作。

  控制电路

  控制电路通过控制引脚R/W和CE  (Card Enable)接收CPU送来的控制信号，经过组合变换后对地址寄存器、存储阵列和三态双向缓冲嚣等进行控制。