CY7C3751-100AC 电阻值的减小引起门电路的功耗增加
发布时间:2020/2/9 16:15:50 访问次数:1695
CY7C3751-100AC电路就称为抗饱和电路,它能使电路的开关时间大为缩短。
肖特基TTL电路,图3.2.13所示为肖特基TTL与非门的电路结构图,与图3.2.7所示的基本的TTL与非门电路相比,该电路做了若干改进。在基本的TTL电路中,T1、T2和T3工作在深度饱和区,管内电荷存储效应对电路的开关速度影响很大。现在除T4外,其余的BJT均采用SBD钳位,以达到明显的抗饱和效果。其次,基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路的功耗增加。
肖特基TTL门电路对基本TTL电路(图3.2.7)的性能做的改进还有以下三点:
基本TTL电路中的二极管D和T4由T4和T5所组成的复合管所代替,当输出由低电平向高电平过渡时,由于复合管电路的电流增益很大,输出电阻很小,从而减小了电路对负载 图3.3.1 肖特基TTL与非门电路的电容的充电时间。
典型电路,电路输人端所加的SBD DA和Du,用来减小门电路之间的连线而引起的杂散信号,并防止输人信号反向过冲使T1电流过大而损坏。
由T6与j6、Rb6组成的有源电路代替了基本TTL电路中的Re2(1kΩ)。当与非门的全部输入端由低电平转向高电平时,T2饱和导通,由于T6的基极回路串接了电阻Rb6,T6的导通滞后T3,使T2以较大的电流驱动T3,从而加快了T3的饱和过程。随后,T6开始导通,将对T3的基极电流产生分流作用,减轻了T3饱和程度,当电路再次翻转时,T3能很快地截止。因而,有源电阻缩短了门电路的转换时间,使其电压传输特性得到改善。与TTL反相器的传输特性相比,C点不再存在了,由B点直接下降到D点,即传输特性变化非常陡峭。有源非线性电路称为有源下拉电路①,它与有源上拉电路是对应的。
除典型的肖特基型TTL(74S系列)外,还有其他类型的改进电路,它们的技术参数各有特点,是在TTL工艺的发展过程中逐步形成的。表3.2.2所示为有源下拉电路系active pul⒈down circuit的译称,它与有源上拉电路是对应的电路,RL1和RI。为外接负载或下一级门电路的输人电阻。电路的供电电源为-5.2V,%为牵引电源,可以取=5.2Ⅴ或一2V等数值。输人信号的高低电平分别为‰=-0,9Ⅴ,yIL=-1.75V。射极输出器的作用是移动电平值,使得输出端的高、低电平与输入端的高、低电平电压匹配,并提高了带负载能力。
ECL门基本电路,当输人端A、B都接低电平时,由于T3的基极电位比Tl的高,因此T3优先导通,使发射极的电位vE=REF-ui=-2V。这时T1、T2管发射结压降只有0.25V,因此T1、T2同时截止。若忽略T4基极电流在Rel上的压降,则vc1=0Ⅴ1=-7E4=-0,7Ⅴ,即出1输出为ECL逻辑高电平。
T3导通,流过Re的电流由T3提供,jE=(vE-uE)/Re≈4.1 mA。忽略T5基极电流,可以求得T3集电极电位vc3=-u3=-1Ⅴ2=v c3-uE5=-1.7V,即L2为逻辑低电平。
另外,导通的T3管集电结反偏,所以T3处于放大状态,而不是饱和状态。
当输入端a、B中有一个接高电平(设A接高电平)时由于vA)yRw,所以T1优先导通,使vE=vA-7E1=-1.6V,此时加到T3管发射结压降只有0.3V,故T3截止。忽略Rc3上的压降,uj=-0.7V,E2为高电平输出。TI导通使Rc的电流为uE=(vE-uE)Re=4.6 mA,该电流在Rcl上产生压降,使Tl集电极电位tc1=-EFc1=-1V,jk=-1,7V,L1为低电平输出。同样,T1的集电结近似为零偏,也未工作在饱和状态。
由于T1和T2管是并联在一起的,只要处、B中有一个接高电平,都会使u1为低电平,而出2为高电平。因此u=a+B 或非输出
E2=A+B 或输出或非输出,射极耦合逻辑电路
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
CY7C3751-100AC电路就称为抗饱和电路,它能使电路的开关时间大为缩短。
肖特基TTL电路,图3.2.13所示为肖特基TTL与非门的电路结构图,与图3.2.7所示的基本的TTL与非门电路相比,该电路做了若干改进。在基本的TTL电路中,T1、T2和T3工作在深度饱和区,管内电荷存储效应对电路的开关速度影响很大。现在除T4外,其余的BJT均采用SBD钳位,以达到明显的抗饱和效果。其次,基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路的功耗增加。
肖特基TTL门电路对基本TTL电路(图3.2.7)的性能做的改进还有以下三点:
基本TTL电路中的二极管D和T4由T4和T5所组成的复合管所代替,当输出由低电平向高电平过渡时,由于复合管电路的电流增益很大,输出电阻很小,从而减小了电路对负载 图3.3.1 肖特基TTL与非门电路的电容的充电时间。
典型电路,电路输人端所加的SBD DA和Du,用来减小门电路之间的连线而引起的杂散信号,并防止输人信号反向过冲使T1电流过大而损坏。
由T6与j6、Rb6组成的有源电路代替了基本TTL电路中的Re2(1kΩ)。当与非门的全部输入端由低电平转向高电平时,T2饱和导通,由于T6的基极回路串接了电阻Rb6,T6的导通滞后T3,使T2以较大的电流驱动T3,从而加快了T3的饱和过程。随后,T6开始导通,将对T3的基极电流产生分流作用,减轻了T3饱和程度,当电路再次翻转时,T3能很快地截止。因而,有源电阻缩短了门电路的转换时间,使其电压传输特性得到改善。与TTL反相器的传输特性相比,C点不再存在了,由B点直接下降到D点,即传输特性变化非常陡峭。有源非线性电路称为有源下拉电路①,它与有源上拉电路是对应的。
除典型的肖特基型TTL(74S系列)外,还有其他类型的改进电路,它们的技术参数各有特点,是在TTL工艺的发展过程中逐步形成的。表3.2.2所示为有源下拉电路系active pul⒈down circuit的译称,它与有源上拉电路是对应的电路,RL1和RI。为外接负载或下一级门电路的输人电阻。电路的供电电源为-5.2V,%为牵引电源,可以取=5.2Ⅴ或一2V等数值。输人信号的高低电平分别为‰=-0,9Ⅴ,yIL=-1.75V。射极输出器的作用是移动电平值,使得输出端的高、低电平与输入端的高、低电平电压匹配,并提高了带负载能力。
ECL门基本电路,当输人端A、B都接低电平时,由于T3的基极电位比Tl的高,因此T3优先导通,使发射极的电位vE=REF-ui=-2V。这时T1、T2管发射结压降只有0.25V,因此T1、T2同时截止。若忽略T4基极电流在Rel上的压降,则vc1=0Ⅴ1=-7E4=-0,7Ⅴ,即出1输出为ECL逻辑高电平。
T3导通,流过Re的电流由T3提供,jE=(vE-uE)/Re≈4.1 mA。忽略T5基极电流,可以求得T3集电极电位vc3=-u3=-1Ⅴ2=v c3-uE5=-1.7V,即L2为逻辑低电平。
另外,导通的T3管集电结反偏,所以T3处于放大状态,而不是饱和状态。
当输入端a、B中有一个接高电平(设A接高电平)时由于vA)yRw,所以T1优先导通,使vE=vA-7E1=-1.6V,此时加到T3管发射结压降只有0.3V,故T3截止。忽略Rc3上的压降,uj=-0.7V,E2为高电平输出。TI导通使Rc的电流为uE=(vE-uE)Re=4.6 mA,该电流在Rcl上产生压降,使Tl集电极电位tc1=-EFc1=-1V,jk=-1,7V,L1为低电平输出。同样,T1的集电结近似为零偏,也未工作在饱和状态。
由于T1和T2管是并联在一起的,只要处、B中有一个接高电平,都会使u1为低电平,而出2为高电平。因此u=a+B 或非输出
E2=A+B 或输出或非输出,射极耦合逻辑电路
深圳市唯有度科技有限公司http://wydkj.51dzw.com/