4D03WGJ104T5时序电路的输人端,与输入信号r一起决定时序电路的输出信号o,并产生对存储电路的激励信号召,从而确定其下一状态,即次态。于是,上述4组变量间的逻辑关系可用下列三个向量函数形式的方程来表达

o=u・(r,s)             (6.1.1)

b=g(r,s)             (6.1.2)

sn+1=u(E,s′))            (6.1.3)

式(6.1.1)表达了时序电路的输出信号与输人信号、状态变量的关系,称为时序电路的输出方程。式(6.1,2)表达了激励信号与输入信号、状态变量的关系,称为激励方程。而式(6.1.3)表达了存储电路从现态到次态的转换,故称为状态转换方程,简称状态方程。式(6.1.3)等号右边的S″表示存储电路的现态,而左边s″+1是存储电路的次态,分别以尼和″+1作为上标,以示区别。上述三个向量函数形式的方程分别对应于表达时序电路的三个方程组:输出方程组、激励方程组和状态方程组。

如上所述,时序电路是状态依赖的,故又称为状态机。本章将只限于讨论有限数量的存储单元构成的状态机,因而其状态数也是有限的,称为有限状态机(FSM①)。

时序逻辑电路具有以下主要特征:

时序逻辑电路由组合电路和存储电路组成。

时序逻辑电路的状态与时间因素相关,即时序电路在任一时刻的状态变量不仅是当前输人信号的函数,而且还是电路以前状态的函数,时序电路的输出信号由输人信号和电路的状态共同决定。

异步时序电路与同步时序电路,时序电路可分为异步时序电路和同步时序电路两大类。

若电路中触发器的时钟输入端没有接在统一的时钟脉冲上,或电路中没有时钟脉冲(如SR锁存器构成的时序电路),电路中各存储单元的状态更新不是同时发生的,则这种电路称为异步时序电路。根据电路是对脉冲边沿敏感还是对电平敏感,异步时序电路又分为脉冲异步时序电路(由触发器构成)和电平异步时序电路(由锁存器构成)两种。异步时序电路的状态转换取决于以任意时间间隔变化的输入信号序列,各存储单元的状态转换因存在时间差异而可能造成输出状态短时间的不稳定,而且这种不稳定的状态有时是难以预知的,常常给电路设计和调试带来困难。

与异步时序电路不同,同步时序电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的,其模型如图6.1.2所示,它也称作时钟系Finite state Machine的缩写.

时序逻辑电路的基太概念,同步状态机①。同步时序电路的存储电路一般用触发器实现,所有触发器的时

钟输入端都应接在同一个时钟脉冲源上,而且它们对时钟脉冲的敏感F沿也都应一致。因此,所有触发器的状态更新是在同一时刻,其输出状态变换的时间不存在差异或差异极小。在时钟脉冲两次作用的间隔期间,从触发器输入到状态输出的通路被切断,即使此时输入信号发司步时中电路的模型生变化,也不会改变各触发器的输Ht状态,所以很少发生输出不稳定的现象。更重要的是,其电路的状态很容易用固定周期的时钟脉冲边沿清楚地分离为序列步进,其中,每一个步进都可以通过输人信号和所有触发器的现态单独进行分析,从而有一套较系统、易掌握的分析和设计方法、电路行为很容易用HDL来描述。所以,目前较复杂的时序电路广泛采用同步时序电路实现,很多大规模可编程逻辑器件(包括大规模存储器)也采用同步时序结构。

本章将分别在6.2节和6,3节详喇讨论同步时序电路的分析与设计,在6.4节仅以实例简要讨论触发器构成的脉冲异步叫序电路的分析方法。

时序电路逻辑功能的表达,组合电路的逻辑功能可以用一组输出方程来表示人亦可用真值表和波形图来表达。相应地,时序电路可用方程组、状态表、状态图和时序图来表达。从理论上讲,有了输出方程组、激励方程组和状态方程组,时序电路的逻辑功能就被唯一地确定了。但是,对于许多时序电路而占,仅从这三组方程还不易判断其逻辑功能,在设计时序电路时,往往很难根据给出的逻辑需求直接写出这三组方程.困此,还需要用能够直观反映电路状态变化序列全过程的状态表和状态图来帮助。三组方程、状态表和状态图之间可以直接实现相互转换,根据其中任意一种表达方式,都可以画出时序图。下面通过实例来讨论时序电路逻辑功能的四种表达方法:

逻辑方程组考虑图6.1.3所示的时序电路,z由组合电路灯存储电路两部分组成c其中,存储电路由两个D触发器FFl、FFO构成,二者共用一个时钟信号CP,从即Clocked synchronous FSM,组合电路存储电路σ或CP时序逻辑电路.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/