PRF6S27050H频响应的影响将存在较大误差。更精确的分析,见本章sPICE例题。

由上可知,为了改善放大电路的低频特性,需要加大耦合电容及其相应回路的等效电阻,以增大回路时间常数,从而降低下限频率。但这种改善是很有限的,因此在信号频率很低的使用场合,可考虑用直接耦合方式。

单级共基极和共集电极放大电路的高频响应,共射极放大电路的带宽由于密勒效应的影响而较窄。可见,要增加带宽,就必须减小或消除密勒效应。共基极和共集电极放大电路满足这样的要求。下面将着重讨论共基放大电路的高频响应和上限频率。

共基极放大电路的高频响应,从4.5.2节的分析已知,共基极放大电路具有低输入阻抗、高输出阻抗和接近于1的电流增益。这里着重分析它的高频响应。图4.7.15a是图4.5.6a所示共基极放大电路的交流通路,其中Rl=Rc‖RL。4.7.15b是它的高频小信号等效电路。

由于在很宽的频率范围内rb比rc和re小得多,而且rbb的数值也很小,共基极放大电路(a)交流通路 (b)高频小信号等效电路 (c)简化电路 (d)图(c)的等效电路.

放大电路的频率响应,因此b′点的交流电位可以忽略,即yb≈0,这样简化后的等效电路如图4.7.15c所示。由此图可见,集电结电容Cbc基本上接在输出端口,因而不存在密勒效应。

由图4.7.15c可写出由图d可得共基极放大(4,7,41a)

由式(4,7.39)可得从BJT发射极看进去的输入导纳为

Jc1=^+JωGb`eyb`e  rc

于是得到图4.7.15c的等效电路,如图4.7,15d所示,电路的高频电压增益为A ysM=gmL=T,上述结果表明,由于共基极放大电路中不存在密勒电容效应,而且BJT的输人电阻(即发射结的正向电阻)re很小,因此u1很高。由于Cbc很小,允2也很高。所以共基极放大电路具有比较好的高频响应特性。不过,当输出端接有大的负载电容时,h2会下降。

例4,7,3 设图4.5.6a所示共基极放大电路中元器件参数的取值均与例4.7.1相同,试求该电路的上限频率。

解:由例4,7.1求得的rb e=2.63 kΩ可得reI≈26Ω。将已知的相关参数代入式(4.7,41b)和(4.7,41c),分别求得凡1≈426・7 MHz,2≈124・9 MHz。凡l与凡2的比值约为3,4倍,取该电路的凡≈凡2≈124.9 MHz。虽有误差,但本例说明与共射极放大电路相比,共基极放大电路的上限频率要高得多,这主要双极结型三极管及放大电路基础.

式中值得注意的是,图6.5.16所示电路中各计数使能控制端CEP和CEr的接法:电路中低位芯片的进位输出rC均与右邻高位芯片的CEr端相连,而IC。的rC端与所有芯片的CEP都相接。从图6,5.15可以看到,进位信号rC的脉冲宽度只有一个时钟周期,亦即只有在低位芯片的rC处于高电平这一小段时间内才允许高位芯片响应CP信号进行计数操作,而其余绝大部分时间内均禁止它们计数,从而大大提高了多芯片级联计数电路的可靠性和抗干扰能力。此外,由于芯片内部CEr直接控制着进位信号rc(如图6.5.13所示的电路图),当ICl和IC2均为1111状态时,一旦ICO的rC端输出高电平的进位信号,只需经过有限几个门电路的延迟便将进位信号传递到最高位芯片IC3的CEr端,其CEP也因与IC。的rC直接相连而同时变为高电平,使IC3迅速进人准各计数状态,在下一个CP上升沿到来时完成进位计数操作。这种快速传递进位信号的连接方法,允许大幅度缩短计数脉冲CP的周期,从而提高级联计数器的工作频率上限。总之,图6.5.16所示电路的级联方式可使芯片的速度潜能得到充分发挥。

在非二进制计数器中,最常用的是二一十进制计数器,其他进制的计数器习惯上称为任意进制计数器。非二进制计数器也分为同步和异步,加、减和可逆等各种类型。这里仅介绍一种集成二一十进制计数器,然后通过实例讨论如何用定型的集成电路产品构成任意进制计数器,最后还将介绍一种流行的集成环行计数器电路。

异步二一十进制计数器图6.5.17 74HC/HCT390中的一个异步二一十进制计数器的逻辑图在例6.4.2中曾分析过一个异步五进制加计数电路,如果在其基础上增加一级触发器,便可构成异步二一十进制计数器。74HC/HCT390中集成的两个相同的二一十进制计数器便是基于这样的结构,图6.5.17所示是其中一个计

若干典型的时序逻辑集成电路.