RG1608P-1332-B-T5CMOs 门电路的Verilog建模

为了对数字开关逻辑电路建模,verilog提供了十多个内置的基本开关元件。关键词nmos、pmos分别定义了最基本的NMOs管和PMOs管模型,调用时按照下列格式说明它的三个端口信号。

mmos n1(漏极,源极,控制栅极);//调用nmos开关元件

pmos p1(漏极,源极,控制栅极);//调用pmos开关元件

对NMOs元件,如果控制栅极信号为1,则NMOs开关导通,信号能够从管子的源极传输到漏极,如果控制栅极信号为0,则输出呈现高阻值z。类似地,如果控制栅极信号为0时,PMOS开关导通,否则,PMOs开关的输出呈现高阻值z。由于nmos、pmos是基本元件,故调用名n1、p1可以省略。

关键词rnmos、rpmos分别是NMOs管和PMOs管另一种模型,前面的字母r说明MOs管的输入端和输出端之间存在着电阻,当信号从MOS管的输人传输至输出时,信号的幅度会衰减,它们的用法与nmos、pmos元件相同。

Ⅴerilog语言中用关键词supply1、supply0分别定义了电源线和地线。supˉply1与电路图中的yDD等效,在整个仿真期间将线网置逻辑1;supplyO与电路图中的地线或yss等效,在整个仿真期间将线网置逻辑0。它们的用法如下:

supply1 vdd;

supplyO GND;

两输人CMOs与非门电路的描述如例3.7,1所示。两个PMOs管并联,且源极都与电源Vdd连接,漏极都与输出L相连,两个管子的栅极分别与输入A、B相连;两个NMOs管串联,有一个公共节点W1,第一个NMOs管的漏极与输出L相连,第二个NMOS管的源极与地线GND相连,两个NMOS管的栅极分别与输人A、B相连。

例3.7.1

//CMOS 2-input NAND Fig.3.1.13

1nodule NAND2(L,A,B);

inputA,B;

outputL;

supply1 Ⅴdd;

supplyO GND;

vireW1;

pmos(L,Vdd,A);

pmos(L,Vdd,B);

nmos(L,W1,B);

nmos(W1,GND,A);

endnnodule

//将两个NMOs管之间的连接点定义为W1

//PMOS管的源极与Ⅴdd相连

//两个PMOs管并行连接

//两个NMOS管串行连接

//NMOS管的源极与地相连