GRM155R11C683KA88B影响接触电阻的因素
发布时间:2019/10/28 18:26:25 访问次数:655
GRM155R11C683KA88B各种触点材料的Kj值,公式(2-7)很简单,使用起来很方便。它表达了接触电阻Rj与压力、触点材料、接触形式及表面状况等因素的关系,所以得到广泛的应用。然而它所给的系数都是在一定条件下做试验而求得的,局限性很大。实际的触点状况与试验条件不会完全一致,因此,计算的结果往往有很大误差。
公式(2-7)给出的是室温条件的接触电阻◇当触点通过电流而发热时,其接触电阻按下列公式变化:
长期负荷造成的发热时rj=rjo(1+2/3at) (2-8)
短时负荷造成的发热时rj=rjo[1+1/5in(1+a)] (2-9)
式中RjO―触点在室温条件下的接触电阻(Ω);
α一触点材料的电阻温度系数(1/C);
r一触点的温升(对室温)CC)。
影响接触电阻的因素,接触电阻是电接触中客观存在的重要物理现象之一,完全消除接触电阻是不可能的。但是对各种类型电器来说,都要求有低值而稳定的接触电阻。为此必须研究影响接触电阻的各种因素,以便采取有效的措施保证电接触的可靠性。
接触形式,动静触点接触面的几何形状已在前面讨论过,可以分为点接触、线接触和面接触三种形式。这三种接触形式对接触电阻的影响是不相同的。
接触形式对收缩电阻Rs的影响主要表现在接触点数目u上,由式(2-5)中可以看出这种关系。一般说来,面接触的接触点数目最多,Rs最小;点接触的接触点数目最少,Rs最大;线接触的接触点数目介乎两者之间。
然而,接触电阻的大小,不仅取决于收缩电阻Rs,还有膜电阻Rm的影响。接触形式对膜电阻R血的影响主要表现在每个接触点上所承受的压力。如果触点上外加压力为F,接触点数目为刀,则每个接触点上平均压力F1应为用D触发器实现r触发器的逻辑功能(a)用异或门实现 (b)用同或门实现用D触发器实现r触发器的逻辑功能
D触发器构成Tu触发器,比较式(5.4.1)和式(5.4.4)可得D=Q,于是,画出用D触发器构成的ru触发器,如图5.4.10所示。
触发器的逻辑功能和电路结构之间有什么关系?
写出D触发器、JK触发器、r触发器和SR触发器的特性方程,并画出它们的状态图.
怎样利用JK触发器实现9触发器、触发器、ru以及s灾触发器的逻辑功能?
对组合逻辑电路的行为级建模进行了简单介绍,本节将讨论时序电路的基本部件一锁存器和触发器的建模,首先介绍有关的基础知识,然后以实例进行说明。
时序电路建模基础,在Verilog中,行为级描述主要使用由关键词inidal或always定义的两种结构类型的语句。一个模块的内部可以包含多个inidal或anways语句,仿真时这些语句同时并行执行,即与它们在模块内部排列的顺序无关,都从仿真的0时刻开始执行。
inmial语句是一条初始化语句,仅执行一次,经常用于测试模块中对激励锁存器和触发器.
GRM155R11C683KA88B各种触点材料的Kj值,公式(2-7)很简单,使用起来很方便。它表达了接触电阻Rj与压力、触点材料、接触形式及表面状况等因素的关系,所以得到广泛的应用。然而它所给的系数都是在一定条件下做试验而求得的,局限性很大。实际的触点状况与试验条件不会完全一致,因此,计算的结果往往有很大误差。
公式(2-7)给出的是室温条件的接触电阻◇当触点通过电流而发热时,其接触电阻按下列公式变化:
长期负荷造成的发热时rj=rjo(1+2/3at) (2-8)
短时负荷造成的发热时rj=rjo[1+1/5in(1+a)] (2-9)
式中RjO―触点在室温条件下的接触电阻(Ω);
α一触点材料的电阻温度系数(1/C);
r一触点的温升(对室温)CC)。
影响接触电阻的因素,接触电阻是电接触中客观存在的重要物理现象之一,完全消除接触电阻是不可能的。但是对各种类型电器来说,都要求有低值而稳定的接触电阻。为此必须研究影响接触电阻的各种因素,以便采取有效的措施保证电接触的可靠性。
接触形式,动静触点接触面的几何形状已在前面讨论过,可以分为点接触、线接触和面接触三种形式。这三种接触形式对接触电阻的影响是不相同的。
接触形式对收缩电阻Rs的影响主要表现在接触点数目u上,由式(2-5)中可以看出这种关系。一般说来,面接触的接触点数目最多,Rs最小;点接触的接触点数目最少,Rs最大;线接触的接触点数目介乎两者之间。
然而,接触电阻的大小,不仅取决于收缩电阻Rs,还有膜电阻Rm的影响。接触形式对膜电阻R血的影响主要表现在每个接触点上所承受的压力。如果触点上外加压力为F,接触点数目为刀,则每个接触点上平均压力F1应为用D触发器实现r触发器的逻辑功能(a)用异或门实现 (b)用同或门实现用D触发器实现r触发器的逻辑功能
D触发器构成Tu触发器,比较式(5.4.1)和式(5.4.4)可得D=Q,于是,画出用D触发器构成的ru触发器,如图5.4.10所示。
触发器的逻辑功能和电路结构之间有什么关系?
写出D触发器、JK触发器、r触发器和SR触发器的特性方程,并画出它们的状态图.
怎样利用JK触发器实现9触发器、触发器、ru以及s灾触发器的逻辑功能?
对组合逻辑电路的行为级建模进行了简单介绍,本节将讨论时序电路的基本部件一锁存器和触发器的建模,首先介绍有关的基础知识,然后以实例进行说明。
时序电路建模基础,在Verilog中,行为级描述主要使用由关键词inidal或always定义的两种结构类型的语句。一个模块的内部可以包含多个inidal或anways语句,仿真时这些语句同时并行执行,即与它们在模块内部排列的顺序无关,都从仿真的0时刻开始执行。
inmial语句是一条初始化语句,仅执行一次,经常用于测试模块中对激励锁存器和触发器.