ST763ABDTR画出各输出函数的卡诺图,如图4.2.2所示。由卡诺图写出各输出逻辑表达式,并化简和变换,如式(4.2.1）所示。

B3=G3

B2=G3G2+G3G2+G3+G2

Bl=C3G2G1+C3G2G1+C3G2G1+C3G2Gl

  =(G3G2+G3G2)G1+(G3G2+G3G2)G1

  =G3+G2+G1

B0=G3+G2+G1+G0

根据式(4.2.1)的逻辑表达式,可画出逻辑图如图4.2.3所示。

从以上逻辑表达式和逻辑图可以看出,用异或门代替与门和或门能使逻辑电路比较简单。在化简和变换逻辑表达式时,注意综合考虑,使各式中的相同项尽可能多,某些输出作为另一些逻辑门的输入,这样可以减少门电路的数目,例如,利用B2作为B1的一个输人,B1又作为BO的一个输入。该逻辑电路可由一片内含4个CMOS异或门74HC86的集成芯片实现。

列出设计组合逻辑电路的步骤。

为什么说在组合逻辑电路设计中正确列出真值表是最关键的一步?

组合逻辑电路中的竞争冒险

前面进行组合逻辑电路的分析和设计时,都没有考虑逻辑门的延迟时间对电路产生的影响,并且认为电路的输人和输出均处于稳定的逻辑电平。实际上,信号经过逻辑门电路都需要一定的时间。由于不同路径上门的级数不同,信号经过不同路径传输的时间不同。或者门的级数相同,而各个门延迟时间的差异,也会造成传输时间的不同。因此,电路在信号电平变化瞬间,可能与稳态下的逻辑功能不一致,产生错误输出,这种现象就是电路中的竞争冒险。