在访问外部存储器时,PO口为真正的双向口。由图3.13可知,当P0口输出地±lL/数据信息时,ADE7758ARW此时控制信号为高电平“1”,模拟开关MUX将地址/数据线与场效应管VT2接通,同时与门输出有效,于是输出的地址/数据信息通过与门后将去驱动VT1,同时通过反相器后动VT2。若地址/数据线为“1”,贝刂VTl导通,VT2截止,P0口输出为“1”,反之VTl截止,VT2导通,P0口输出为“0”。当数据从PO口输入时,读引脚使二态缓冲器打开,端口上的数据经缓冲器后送到内部总线。

   当P0口作为通用V0口时,CPU向端口输出数据,此时控制信号为“0勹MUX开关与锁存器的反相端相连,写信号与触发器的时钟线相连,于是内部总线上的数据经反相后出现在VT2端,再经VT2反相后输出到P0端口,输出数据经过两次倒相后相位不变,但是由于V△为漏极开路输出,故此时必须外接上拉电阻。当P0口作输入时,由于信号加载在VT2上被送入三态缓冲器,若该接口此前刚锁存过数据“0”,贝刂ⅤT2是导通的,VT2的输出被钳位在“0”电平,此时输入的“l”无法读入,所以当Ptl口作为通用V0口时,在输入数据前,必须向端口写“1”,使VT2截止。不过当在访问外部存储器时,CPU会自动向P0口写“1”。

   有时需要先将端口的数据写入,经过修改后再输出到端口,若此时P0口的负载正好是晶体管的基极,并且其输出为“1”,这必然导致该引脚为低,若此时读取引脚信号,则会将刚输出的“l”误读为“0”,为了避免这类误读的错误,于是单片机还提供了读锁存器的功能。如

执行INC P0时,CPU先读P0锁存器中数据,然后再执行加l操作,最后将结果送回P0口。这样单片机从结构上满足了“读一修改一写”这类操作的需要。