在图5.17中阐述了表面电势占据界面陷阱的情况。在si/S02界面的界面陷阱的带隙中,OES040ZG-A在上面的部分是类比受主,在下面的部分是类比施主。因此,如图5.17(a)所示,平带是指电子占据态在费米能级以下,被占用的是施主状态,在带隙的下半部分是中性的(指定为“0”)。那些在中间带隙和费米能级之间的是带负电荷(指定为“-”),被占据的是受主。那些在EF上面的是中性的(没有被占用的受主)。对于一个倒置的P沟道MOsFET,如图5,17(b)所示,在中间带和费米能级之间的界面陷阱的部分现在是未被占据的施主,导致了界面陷阱的正电荷(被指定为“+”)。因此在倒置的P沟道器件的界面陷阱是正电荷导致负的阈值电压的变化。

   (a)平带时的负界面陷阱电荷          (b)反型时的正界面陷阱电荷

    图5,17 P沟MOs器件界面陷阱的能带分布图

    界面陷阱在带隙的上半部分是受主,在带隙的下半部分是施主,会影响N沟道和P沟道MOsFET的阈值电压产生不同的变化。图5.18(a)所示为N沟道的,图5.18(b)所示为P沟道的。在平带,N沟道有正的界面陷阱电荷,P沟道有负的界面陷阱电荷。反型时,K爿2饵|,N沟道有负的界面陷阱电荷,P沟道有正的界面陷阱电荷。由于固定电荷是正的,反型时N沟道的固定电荷是o一gt,P沟道的固定电荷是o+gt,因此P沟道MOsFET的影响更为严重。sinha和Smith的工作清楚地显示出MOs电容器的阈值电压在(111)N型硅上减少1,5V,而在P型硅上的Kh只减少大约0.2V。负偏压应力在带隙的下半部分产生施主状态。