位置:51电子网 » 技术资料 » 模拟技术

N阱及N+集电极形成

发布时间:2016/6/19 19:01:50 访问次数:2430

    高性能电容器也是模拟CMOs和Bi-CMOS技术的关键部分,特别在A/D转换和开关电容滤波器, ESD11N5.0ST5G多晶硅一多晶硅电容相比多晶硅一硅电容具有更小的寄生效应,因此得到广泛应用。

    较早开发了一种典型的数模混合Bi-CMOS工艺。该工艺由N阱CMOS工艺增加4次光刻步骤,以集成高性能双极型晶体管。双极器件是集电极扩散隔离(CDI)型,使用N+埋层和P型外延层。在CDI中,N阱将作为NPN的集电区,P型外延层提供侧壁PN结隔离区。

   衬底材料为100晶向的P型硅片,硅片表面的第一步工艺是氧化。然后用1#光刻版开出N+埋层的窗口。采用注入锑和扩散的方法形成埋层,然后去除二氧化硅,如图4.41所示。

   接着沉积P型外延层,外延层沉积过程中,N+埋层在高温下会向上扩散。外延层沉积后,热氧化生长一层二氧化硅,并完成N阱的光刻,在N阱区域注入磷。随后进行N+集电极的光刻和磷注入,最后进行热扩散。磷的原子量较小,注入表面的磷可以在高温下扩散较深。

   

 


    高性能电容器也是模拟CMOs和Bi-CMOS技术的关键部分,特别在A/D转换和开关电容滤波器, ESD11N5.0ST5G多晶硅一多晶硅电容相比多晶硅一硅电容具有更小的寄生效应,因此得到广泛应用。

    较早开发了一种典型的数模混合Bi-CMOS工艺。该工艺由N阱CMOS工艺增加4次光刻步骤,以集成高性能双极型晶体管。双极器件是集电极扩散隔离(CDI)型,使用N+埋层和P型外延层。在CDI中,N阱将作为NPN的集电区,P型外延层提供侧壁PN结隔离区。

   衬底材料为100晶向的P型硅片,硅片表面的第一步工艺是氧化。然后用1#光刻版开出N+埋层的窗口。采用注入锑和扩散的方法形成埋层,然后去除二氧化硅,如图4.41所示。

   接着沉积P型外延层,外延层沉积过程中,N+埋层在高温下会向上扩散。外延层沉积后,热氧化生长一层二氧化硅,并完成N阱的光刻,在N阱区域注入磷。随后进行N+集电极的光刻和磷注入,最后进行热扩散。磷的原子量较小,注入表面的磷可以在高温下扩散较深。

   

 


相关技术资料
6-19N阱及N+集电极形成

热门点击

 

推荐技术资料

泰克新发布的DSA830
   泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析,DS... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!