【处理措施】

   (1)晶振下方表层设置局部地平面,并通过THS4130IDR多个过孔与地层相连。

   (2)将原来布在表层的时钟线,改为布在第三层(6层板)。

   将修改后的PCB安装在产品中,再用上述简易近场探头测试,测得结果如图6.109所示。

  【思考与启示】

   (1)在多层板PCB设计中,建议在晶振下方设置局部地平面。对于两层板,此方法显 得更为重要。

   (2)6层以上的多层板表层或底层不允许长距离布时钟线。最大允许的表层时钟线长度为时钟信号波长的1/20。

   (3)晶振和驱动电路的下方及离这些电路300血l的距离内不能布信号线。