产品特点：
◆
◆
高速2.5V
128分之256 / 64K ×36
IDT70T3519/99/89S
同步
双口静态RAM
3.3V或2.5V接口
- 数据输入，地址，字节使能和控制寄存器
- 自定时写允许快速循环时间
对于复用总线和总线独立控制字节
匹配的兼容性
双循环取消（ DCD）的流水线输出模式
核心2.5V （ ± 100mV的）电源
LVTTL兼容，可选择的3.3V （ ± 150mV的）或2.5V
（ ± 100mV的）的I / O和控制信号的电源
每个端口
工业级温度范围（-40 ° C至+ 85°C ）是
可在166MHz的133MHz的和
可在一个256引脚球栅阵列（ BGA ） ， 208引脚
塑料四方扁平封装（ PQFP ）和208引脚细间距球
栅阵列（引脚fpBGA ）
支持JTAG功能符合IEEE 1149.1
由于有限的引脚数JTAG不支持在208-
引脚PQFP封装
BE
3R
◆
◆
◆
◆
◆
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速数据存取
- 商业： 3.4 （ 200MHz的） /3.6ns （ 166MHz的） /
4.2ns （ 133MHz的） （最大）
- 工业： 3.6ns （ 166MHz的） /4.2ns （ 133MHz的） （最大）
可选流水线或流通输出模式
计数器使能和重复功能
双芯片能够允许深度扩展，而不
附加逻辑
中断和碰撞检测标志
在两个端口全同步操作
- 5ns的周期时间， 200MHz的运行（ 14Gbps带宽）
- 快速3.4ns的时钟到数据输出
- 1.5ns设置时钟和0.5ns的持有所有控制，数据和
地址输入@ 200MHz的
BE
3L
◆
◆
◆
◆
◆
◆
◆
◆
功能框图
BE
2L
BE
1L
BE
0L
BE
2R
BE
1R
BE
0R
FT /管
L
1/0
0a 1a
a
0b 1b
b
0c 1c
c
0d 1d
d
1d 0d
d
1c 0c
c
1b 0b
b
1a 0a
a
1/0
FT /管
R
读/写
L
读/写
R
CE
0L
CE
1L
1
0
1/0
B B
WW
0 1
L L
B B B B
WWW W
2 3 3 2
L L R R
B B
WW
1 0
R R
1
0
1/0
CE
0R
CE
1R
OE
L
OE
R
Dout0-8_L
Dout9-17_L
Dout18-26_L
Dout27-35_L
Dout0-8_R
Dout9-17_R
out18-26_R
out27-35_R
1D 0D 1C 0C 0B 1B 1A 0A
1A 0A 0B 0C 1B 1C 1D 0D
0/1
,
FT /管
R
FT /管
L
0/1
卑诗省
DCB一
128分之256 / 64K ×36
内存
ARRAY
I / O
0L
- I / O
35L
Din_L
Din_R
I / O
0R
- I / O
35R
CLK
L
A
17L
(1)
A
0L
重复
L
ADS
L
CNTEN
L
A
17R(1)
CLK
R
,
计数器/
地址
注册。
ADDR_L
ADDR_R
计数器/
地址
注册。
A
0R
重复
R
ADS
R
CNTEN
R
TDI
TCK
TMS
TRST
CE
0 L
CE1 L
R /
W
L
打断
碰撞
发现
逻辑
CE
0 R
CE1
R/
W
R
JTAG
TDO
COL
R
INT
R
COL
L
INT
L
ZZ
L
(2)
注意事项：
1.地址
17
是NC的IDT70T3599 。此外，地址一个
17
AND A
16
是NC的为IDT70T3589 。
2.睡眠模式引脚关断所有动态输入，除了JTAG输入，当断言。所有静态输入，即PL / FTX和OPTx作为
而在睡眠模式下，不影响睡眠模式引脚上（ ZZx ） 。
ZZ
控制
逻辑
ZZ
R
(2)
5666 DRW 01
2004年4月
DSC 6分之5666
1
2004集成设备技术有限公司
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
该IDT70T3519 / 99/ 89是一种高速一百二十八分之二百五十六/ 64K ×36位
同步双端口RAM 。存储器阵列采用双端口
存储单元，以允许任何地址从两个端口同时访问。
在控制，数据和地址输入寄存器提供最小的建立和
保持时间。通过这种方法所提供的时间纬度允许系统
以被设计为具有非常短的周期时间。与输入数据寄存器，该
IDT70T3519 /八十九分之九十九进行了优化，具有unidirec-应用
描述：
tional或双向数据流突发。自动断电功能，
通过控制
CE
0
和CE
1,
允许芯片上的电路，每个端口对
进入一个极低的待机功耗模式。
该70T3519 / 99/ 89能支持任何3.3V的工作电压
或2.5V上的一个或两个端口，可控的OPT引脚。电源
供应该装置的核心（Ⅴ
DD
）为2.5V 。
6.42
2
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,9)
70T3519/99/89BC
BC-256
(7)
256引脚BGA
顶视图
(8)
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
06/19/02
A1
NC
B1
TDI
B2
NC
B3
A
17L
(1)
B4
A
14L
B5
A
11L
B6
A
8L
B7
BE
2L
B8
CE
1L
B9
OE
L
B10
CNTEN
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
I / O
18L
C1
NC
C2
TDO
C3
NC
C4
A
15L
C5
A
12L
C6
A
9L
C7
BE
3L
C8
CE
0L
读/写
L
重复
L
C9
C10
C11
A
4L
C12
A
1L
C13
V
DD
C14
I / O
17L
C15
NC
C16
I / O
18R
I / O
19L
D1
D2
V
SS
A
16L
(2)
D3
D4
A
13L
D5
A
10L
D6
A
7L
D7
BE
1L
D8
BE
0L
CLK
L
ADS
L
D9
D10
D11
A
6L
D12
A
3L
D13
选择
L
I / O
17R
I / O
16L
D14
D15
D16
I / O
20R
I / O
19R
I / O
20L
管/
FT
L
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DD
I / O
15R
I / O
15L
I / O
16R
E1
E2
E3
E4
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
E16
I / O
21R
I / O
21L
I / O
22L
V
DDQL
F1
F2
F3
F4
V
DD
F5
V
DD
F6
INT
L
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
I / O
13L
I / O
14L
I / O
14R
F12
F13
F14
F15
F16
I / O
23L
I / O
22R
I / O
23R
V
DDQL
G1
G2
G3
G4
V
DD
G5
NC
G6
COL
L
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
V
DDQR
I / O
12R
I / O
13R
I / O
12L
G12
G13
G14
G15
G16
I / O
24R
I / O
24L
I / O
25L
V
DDQR
H1
H2
H3
H4
V
SS
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
10L
I / O
11L
I / O
11R
H13
H14
H15
H16
I / O
26L
I / O
25R
I / O
26R
V
DDQR
V
SS
J1
J2
J3
J4
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
I / O
9R
J13
J14
IO
9L
I / O
10R
J15
J16
I / O
27L
I / O
28R
I / O
27R
V
DDQL
K1
K2
K3
K4
ZZ
R
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
ZZ
L
K12
V
DDQR
I / O
8R
I / O
7R
K13
K14
K15
I / O
8L
K16
I / O
29R
L1
I / O
29L
I / O
28L
V
DDQL
L2
L3
L4
V
SS
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
I / O
6R
L13
L14
I / O
6L
L15
I / O
7L
L16
I / O
30L
I / O
31R
I / O
30R
V
DDQR
V
DD
M1
M2
M3
M4
M5
NC
M6
COL
R
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
5L
M13
M14
I / O
4R
I / O
5R
M15
M16
I / O
32R
I / O
32L
I / O
31L
V
DDQR
N1
N2
N3
N4
V
DD
N5
V
DD
N6
INT
R
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
N12
V
DDQL
I / O
3R
N13
N14
I / O
3L
N15
I / O
4L
N16
I / O
33L
I / O
34R
I / O
33R
管/
FT
R
V
DDQR
V
DDQR
V
DDQL
P1
P2
P3
P4
P5
P6
P7
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P8
P9
P10
P11
P12
V
DD
P13
I / O
2L
P14
I / O
1R
I / O
2R
P15
P16
I / O
35R
I / O
34L
R1
R2
TMS一
16R
(2)
A
13R
R3
R4
R5
A
10R
R6
A
7R
R7
BE
1R
BE
0R
CLK
R
ADS
R
R8
R9
R10
R11
A
6R
R12
A
3R
R13
I / O
0L
I / O
0R
R14
R15
I / O
1L
R16
I / O
35L
T1
NC
T2
TRST
T3
NC
T4
A
15R
T5
A
12R
T6
A
9R
T7
BE
3R
CE
0R
读/写
R
重复
R
T8
T9
T10
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
A
17R
(1)
A
14R
A
11R
A
8R
BE
2R
CE
1R
OE
R
CNTEN
R
A
5R
A
2R
A
0R
NC
NC
注意事项：
1.引脚是NC的IDT70T3599和IDT70T3589 。
2.引脚是NC的IDT70T3589 。
3.所有V
DD
引脚必须连接到2.5V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 2.5V ）和2.5V如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
9.销A15和T15将是V
REFL
和V
REFR
分别为未来的HSTL设备。
5666 DRW 02D
,
6.42
3
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,9,10)
（续）
V
SS
V
DDQR
I / O
18R
I / O
18L
V
SS
PL / FT
L
COL
L
INT
L
NC
NC
A
17L
(1)
A
16L
(2)
A
15L
A
14L
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
BE
3L
BE
2L
BE
1L
BE
0L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
CLK
L
OE
L
读/写
L
ADS
L
CNTEN
L
重复
L
A
6L
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
V
DD
V
DD
NC
选择
L
I / O
17L
I / O
17R
V
DDQR
V
SS
208
207
206
205
204
203
202
201
200
199
198
197
196
195
194
193
192
191
190
189
188
187
186
185
184
183
182
181
180
179
178
177
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
06/19/02
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
I / O
19L
I / O
19R
I / O
20L
I / O
20R
V
DDQL
V
SS
I / O
21L
I / O
21R
I / O
22L
I / O
22R
V
DDQR
V
SS
I / O
23L
I / O
23R
I / O
24L
I / O
24R
V
DDQL
V
SS
I / O
25L
I / O
25R
I / O
26L
I / O
26R
V
DDQR
ZZ
R
V
DD
V
DD
V
SS
V
SS
V
DDQL
V
SS
I / O
27R
I / O
27L
I / O
28R
I / O
28L
V
DDQR
V
SS
I / O
29R
I / O
29L
I / O
30R
I / O
30L
V
DDQL
V
SS
I / O
31R
I / O
31L
I / O
32R
I / O
32L
V
DDQR
V
SS
I / O
33R
I / O
33L
I / O
34R
I / O
34L
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
70T3519/99/89DR
DR-208
(7)
208引脚PQFP
顶视图
(8)
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
I / O
16L
I / O
16R
I / O
15L
I / O
15R
V
SS
V
DDQL
I / O
14L
I / O
14R
I / O
13L
I / O
13R
V
SS
V
DDQR
I / O
12L
I / O
12R
I / O
11L
I / O
11R
V
SS
V
DDQL
I / O
10L
I / O
10R
I / O
9L
I / O
9R
V
SS
V
DDQR
V
DD
V
DD
V
SS
V
SS
ZZ
L
V
DDQL
I / O
8R
I / O
8L
I / O
7R
I / O
7L
V
SS
V
DDQR
I / O
6R
I / O
6L
I / O
5R
I / O
5L
V
SS
V
DDQL
I / O
4R
I / O
4L
I / O
3R
I / O
3L
V
SS
V
DDQR
I / O
2R
I / O
2L
I / O
1R
I / O
1L
,
注意事项：
1.引脚是NC的IDT70T3599和IDT70T3589 。
2.引脚是NC的IDT70T3589 。
3.所有V
DD
引脚必须连接到2.5V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（2.5V ）和2.5V如果OPT的销用于该端口被设定为V
ss
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为28毫米X 28毫米X 3.5毫米。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
9.由于有限的引脚数， JTAG未在DR -208封装的支持。
10.销162和99将是V
REFL
和V
REFR
分别为未来的HSTL设备。
V
SS
V
DDQL
I / O
35R
I / O
35L
PL / FT
R
NC
COL
R
INT
R
NC
NC
A
17R
(1)
A
16R
(2)
A
15R
A
14R
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
BE
3R
BE
2R
BE
1R
BE
0R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
CLK
R
OE
R
读/写
R
ADS
R
CNTEN
R
重复
R
A
6R
A
5R
A
4R
A
3R
A
2R
A
1R
A
0R
V
DD
V
SS
NC
选择
R
I / O
0L
I / O
0R
V
DDQL
V
SS
5666 DRW 02A
6.42
4
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,9)
（续）
01/23/03
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
I / O
19L
I / O
18L
B1
B2
V
SS
B3
TDO
B4
COL
L
A
16L
(2)
A
12L
B5
B6
B7
A
8L
B8
BE
1L
B9
V
DD
B10
CLK
L
CNTEN
L
A
4L
B11
B12
B13
A
0L
B14
选择
L
I / O
17L
B15
B16
V
SS
B17
I / O
20R
C1
V
SS
I / O
18R
C2
C3
TDI
C4
A
17L
(1)
A
13L
C5
C6
A
9L
C7
BE
2L
C8
CE
0L
C9
V
SS
C10
ADS
L
C11
A
5L
C12
A
1L
C13
NC
C14
V
DDQR
I / O
16L
I / O
15R
C15
C16
C17
V
DDQL
I / O
19R
V
DDQR
PL /
FT
L
INT
L
D1
D2
D3
D4
D5
A
14L
D6
A
10L
D7
BE
3L
CE
1L
D8
D9
V
SS
D10
读/写
L
D
11
A
6L
D12
A
2L
D13
V
DD
I / O
16R
I / O
15L
D14
D15
D16
V
SS
D17
I / O
22L
E1
V
SS
E2
I / O
21L
I / O
20L
A
15L
E3
E4
A
11L
A
7L
BE
0L
V
DD
OE
L
重复
L
A
3L
V
DD
I / O
17R
V
DDQL
I / O
14L
I / O
14R
E14
E15
E16
E17
I / O
23L
I / O
22R
V
DDQR
I / O
21R
F1
F2
F3
F4
I / O
12L
I / O
13R
F14
F15
V
SS
F16
I / O
13L
F17
V
DDQL
I / O
23R
I / O
24L
G1
G2
G3
V
SS
G4
V
SS
G14
I / O
12R
I / O
11L
V
DDQR
G15
G16
G17
I / O
26L
V
SS
H1
H2
I / O
25L
I / O
24R
H3
H4
I / O
9L
V
DDQL
I / O
10L
I / O
11R
V
DD
I / O
26R
V
DDQR
I / O
25R
J1
J2
J3
J4
70T3519/99/89BF
BF-208
(7)
208引脚FPBGA
顶视图
(8)
H14
H15
H16
H17
V
DD
J14
I / O
9R
J15
V
SS
J16
I / O
10R
J17
V
DDQL
V
DD
K1
K2
V
SS
K3
ZZ
R
K4
ZZ
L
K14
V
DD
K15
V
SS
V
DDQR
K16
K17
I / O
28R
L1
V
SS
L2
I / O
27R
V
SS
L3
L4
I / O
7R
V
DDQL
I / O
8R
L14
L15
L16
V
SS
L17
I / O
29R
I / O
28L
V
DDQR
I / O
27L
M1
M2
M3
M4
I / O
6R
M14
I / O
7L
M15
V
SS
M16
I / O
8L
M17
V
DDQL
I / O
29L
I / O
30R
V
SS
N1
N2
N3
N4
V
SS
N14
I / O
6L
I / O
5R
V
DDQR
N15
N16
N17
I / O
31L
V
SS
I / O
31R
I / O
30L
P1
P2
P3
P4
P5
P6
P7
P8
P9
P10
P11
P12
P13
I / O
3R
V
DDQL
I / O
4R
P14
P15
P16
I / O
5L
P17
I / O
32R
I / O
32L
V
DDQR
I / O
35R
TRST
A
16R
(2)
A
12R
R1
R2
R3
R4
R5
R6
R7
A
8R
R8
BE
1R
R9
V
DD
R10
CLK
R
NTEN
R
A
4R
R11
R12
R13
I / O
2L
I / O
3L
R14
R15
V
SS
R16
I / O
4L
R17
V
SS
T1
I / O
33L
I / O
34R
TCK的
17R
(1)
A
13R
T2
T3
T4
T5
T6
A
9R
T7
BE
2R
CE
0R
T8
T9
V
SS
T10
ADS
R
T11
A
5R
T12
A
1R
T13
NC
T14
V
DDQL
I / O
1R
V
DDQR
T15
T16
T17
I / O
33R
I / O
34L
V
DDQL
TMS
U1
U2
U3
U4
INT
R
U5
A
14R
U6
A
10R
U7
BE
3R
CE
1R
U8
U9
V
SS
U10
读/写
R
A
6R
U12
A
2R
U13
V
SS
U14
I / O
0R
U15
V
SS
U16
I / O
2R
U17
V
SS
I / O
35L
PL /
FT
R
COL
R
A
15R
A
11R
A
7R
BE
0R
V
DD
OE
R
A
3R
A
0R
V
DD
选择
R
I / O
0L
I / O
1L
5666 DRW 02C
注意事项：
1.引脚是NC的IDT70T3599和IDT70T3589 。
2.引脚是NC的IDT70T3589 。
3.所有V
DD
引脚必须连接到2.5V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 2.5V ）和2.5V如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
9.销B14和R14将是V
REFL
和V
REFR
分别为未来的HSTL设备。
6.42
5
产品特点：
◆
◆
高速2.5V
128分之256 / 64K ×36
IDT70T3519/99/89S
同步
双口静态RAM
3.3V或2.5V接口
- 数据输入，地址，字节使能和控制寄存器
- 自定时写允许快速循环时间
对于复用总线和总线独立控制字节
匹配的兼容性
双循环取消（ DCD）的流水线输出模式
核心2.5V （ ± 100mV的）电源
LVTTL兼容，可选择的3.3V （ ± 150mV的）或2.5V
（ ± 100mV的）的I / O和控制信号的电源
每个端口
工业级温度范围（-40 ° C至+ 85°C ）是
可在166MHz的133MHz的和
可在一个256引脚球栅阵列（ BGA ） ， 208引脚
塑料四方扁平封装（ PQFP ）和208引脚细间距球
栅阵列（引脚fpBGA ）
支持JTAG功能符合IEEE 1149.1
由于有限的引脚数JTAG不支持在208-
引脚PQFP封装
BE
3R
◆
◆
◆
◆
◆
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速数据存取
- 商业： 3.4 （ 200MHz的） /3.6ns （ 166MHz的） /
4.2ns （ 133MHz的） （最大）
- 工业： 3.6ns （ 166MHz的） /4.2ns （ 133MHz的） （最大）
可选流水线或流通输出模式
计数器使能和重复功能
双芯片能够允许深度扩展，而不
附加逻辑
中断和碰撞检测标志
在两个端口全同步操作
- 5ns的周期时间， 200MHz的运行（ 14Gbps带宽）
- 快速3.4ns的时钟到数据输出
- 1.5ns设置时钟和0.5ns的持有所有控制，数据和
地址输入@ 200MHz的
BE
3L
◆
◆
◆
◆
◆
◆
◆
◆
功能框图
BE
2L
BE
1L
BE
0L
BE
2R
BE
1R
BE
0R
FT /管
L
1/0
0a 1a
a
0b 1b
b
0c 1c
c
0d 1d
d
1d 0d
d
1c 0c
c
1b 0b
b
1a 0a
a
1/0
FT /管
R
读/写
L
读/写
R
CE
0L
CE
1L
1
0
1/0
B B
WW
0 1
L L
B B B B
WWW W
2 3 3 2
L L R R
B B
WW
1 0
R R
1
0
1/0
CE
0R
CE
1R
OE
L
OE
R
Dout0-8_L
Dout9-17_L
Dout18-26_L
Dout27-35_L
Dout0-8_R
Dout9-17_R
out18-26_R
out27-35_R
1D 0D 1C 0C 0B 1B 1A 0A
1A 0A 0B 0C 1B 1C 1D 0D
0/1
,
FT /管
R
FT /管
L
0/1
卑诗省
DCB一
128分之256 / 64K ×36
内存
ARRAY
I / O
0L
- I / O
35L
Din_L
Din_R
I / O
0R
- I / O
35R
CLK
L
A
17L
(1)
A
0L
重复
L
ADS
L
CNTEN
L
A
17R(1)
CLK
R
,
计数器/
地址
注册。
ADDR_L
ADDR_R
计数器/
地址
注册。
A
0R
重复
R
ADS
R
CNTEN
R
TDI
TCK
TMS
TRST
CE
0 L
CE1 L
R /
W
L
打断
碰撞
发现
逻辑
CE
0 R
CE1
R/
W
R
JTAG
TDO
COL
R
INT
R
COL
L
INT
L
ZZ
L
(2)
注意事项：
1.地址
17
是NC的IDT70T3599 。此外，地址一个
17
AND A
16
是NC的为IDT70T3589 。
2.睡眠模式引脚关断所有动态输入，除了JTAG输入，当断言。所有静态输入，即PL / FTX和OPTx作为
而在睡眠模式下，不影响睡眠模式引脚上（ ZZx ） 。
ZZ
控制
逻辑
ZZ
R
(2)
5666 DRW 01
2004年4月
DSC 6分之5666
1
2004集成设备技术有限公司
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
该IDT70T3519 / 99/ 89是一种高速一百二十八分之二百五十六/ 64K ×36位
同步双端口RAM 。存储器阵列采用双端口
存储单元，以允许任何地址从两个端口同时访问。
在控制，数据和地址输入寄存器提供最小的建立和
保持时间。通过这种方法所提供的时间纬度允许系统
以被设计为具有非常短的周期时间。与输入数据寄存器，该
IDT70T3519 /八十九分之九十九进行了优化，具有unidirec-应用
描述：
tional或双向数据流突发。自动断电功能，
通过控制
CE
0
和CE
1,
允许芯片上的电路，每个端口对
进入一个极低的待机功耗模式。
该70T3519 / 99/ 89能支持任何3.3V的工作电压
或2.5V上的一个或两个端口，可控的OPT引脚。电源
供应该装置的核心（Ⅴ
DD
）为2.5V 。
6.42
2
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,9)
70T3519/99/89BC
BC-256
(7)
256引脚BGA
顶视图
(8)
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
06/19/02
A1
NC
B1
TDI
B2
NC
B3
A
17L
(1)
B4
A
14L
B5
A
11L
B6
A
8L
B7
BE
2L
B8
CE
1L
B9
OE
L
B10
CNTEN
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
I / O
18L
C1
NC
C2
TDO
C3
NC
C4
A
15L
C5
A
12L
C6
A
9L
C7
BE
3L
C8
CE
0L
读/写
L
重复
L
C9
C10
C11
A
4L
C12
A
1L
C13
V
DD
C14
I / O
17L
C15
NC
C16
I / O
18R
I / O
19L
D1
D2
V
SS
A
16L
(2)
D3
D4
A
13L
D5
A
10L
D6
A
7L
D7
BE
1L
D8
BE
0L
CLK
L
ADS
L
D9
D10
D11
A
6L
D12
A
3L
D13
选择
L
I / O
17R
I / O
16L
D14
D15
D16
I / O
20R
I / O
19R
I / O
20L
管/
FT
L
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DD
I / O
15R
I / O
15L
I / O
16R
E1
E2
E3
E4
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
E16
I / O
21R
I / O
21L
I / O
22L
V
DDQL
F1
F2
F3
F4
V
DD
F5
V
DD
F6
INT
L
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
I / O
13L
I / O
14L
I / O
14R
F12
F13
F14
F15
F16
I / O
23L
I / O
22R
I / O
23R
V
DDQL
G1
G2
G3
G4
V
DD
G5
NC
G6
COL
L
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
V
DDQR
I / O
12R
I / O
13R
I / O
12L
G12
G13
G14
G15
G16
I / O
24R
I / O
24L
I / O
25L
V
DDQR
H1
H2
H3
H4
V
SS
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
10L
I / O
11L
I / O
11R
H13
H14
H15
H16
I / O
26L
I / O
25R
I / O
26R
V
DDQR
V
SS
J1
J2
J3
J4
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
I / O
9R
J13
J14
IO
9L
I / O
10R
J15
J16
I / O
27L
I / O
28R
I / O
27R
V
DDQL
K1
K2
K3
K4
ZZ
R
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
ZZ
L
K12
V
DDQR
I / O
8R
I / O
7R
K13
K14
K15
I / O
8L
K16
I / O
29R
L1
I / O
29L
I / O
28L
V
DDQL
L2
L3
L4
V
SS
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
I / O
6R
L13
L14
I / O
6L
L15
I / O
7L
L16
I / O
30L
I / O
31R
I / O
30R
V
DDQR
V
DD
M1
M2
M3
M4
M5
NC
M6
COL
R
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
5L
M13
M14
I / O
4R
I / O
5R
M15
M16
I / O
32R
I / O
32L
I / O
31L
V
DDQR
N1
N2
N3
N4
V
DD
N5
V
DD
N6
INT
R
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
N12
V
DDQL
I / O
3R
N13
N14
I / O
3L
N15
I / O
4L
N16
I / O
33L
I / O
34R
I / O
33R
管/
FT
R
V
DDQR
V
DDQR
V
DDQL
P1
P2
P3
P4
P5
P6
P7
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P8
P9
P10
P11
P12
V
DD
P13
I / O
2L
P14
I / O
1R
I / O
2R
P15
P16
I / O
35R
I / O
34L
R1
R2
TMS一
16R
(2)
A
13R
R3
R4
R5
A
10R
R6
A
7R
R7
BE
1R
BE
0R
CLK
R
ADS
R
R8
R9
R10
R11
A
6R
R12
A
3R
R13
I / O
0L
I / O
0R
R14
R15
I / O
1L
R16
I / O
35L
T1
NC
T2
TRST
T3
NC
T4
A
15R
T5
A
12R
T6
A
9R
T7
BE
3R
CE
0R
读/写
R
重复
R
T8
T9
T10
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
A
17R
(1)
A
14R
A
11R
A
8R
BE
2R
CE
1R
OE
R
CNTEN
R
A
5R
A
2R
A
0R
NC
NC
注意事项：
1.引脚是NC的IDT70T3599和IDT70T3589 。
2.引脚是NC的IDT70T3589 。
3.所有V
DD
引脚必须连接到2.5V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 2.5V ）和2.5V如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
9.销A15和T15将是V
REFL
和V
REFR
分别为未来的HSTL设备。
5666 DRW 02D
,
6.42
3
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,9,10)
（续）
V
SS
V
DDQR
I / O
18R
I / O
18L
V
SS
PL / FT
L
COL
L
INT
L
NC
NC
A
17L
(1)
A
16L
(2)
A
15L
A
14L
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
BE
3L
BE
2L
BE
1L
BE
0L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
CLK
L
OE
L
读/写
L
ADS
L
CNTEN
L
重复
L
A
6L
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
V
DD
V
DD
NC
选择
L
I / O
17L
I / O
17R
V
DDQR
V
SS
208
207
206
205
204
203
202
201
200
199
198
197
196
195
194
193
192
191
190
189
188
187
186
185
184
183
182
181
180
179
178
177
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
06/19/02
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
I / O
19L
I / O
19R
I / O
20L
I / O
20R
V
DDQL
V
SS
I / O
21L
I / O
21R
I / O
22L
I / O
22R
V
DDQR
V
SS
I / O
23L
I / O
23R
I / O
24L
I / O
24R
V
DDQL
V
SS
I / O
25L
I / O
25R
I / O
26L
I / O
26R
V
DDQR
ZZ
R
V
DD
V
DD
V
SS
V
SS
V
DDQL
V
SS
I / O
27R
I / O
27L
I / O
28R
I / O
28L
V
DDQR
V
SS
I / O
29R
I / O
29L
I / O
30R
I / O
30L
V
DDQL
V
SS
I / O
31R
I / O
31L
I / O
32R
I / O
32L
V
DDQR
V
SS
I / O
33R
I / O
33L
I / O
34R
I / O
34L
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
70T3519/99/89DR
DR-208
(7)
208引脚PQFP
顶视图
(8)
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
I / O
16L
I / O
16R
I / O
15L
I / O
15R
V
SS
V
DDQL
I / O
14L
I / O
14R
I / O
13L
I / O
13R
V
SS
V
DDQR
I / O
12L
I / O
12R
I / O
11L
I / O
11R
V
SS
V
DDQL
I / O
10L
I / O
10R
I / O
9L
I / O
9R
V
SS
V
DDQR
V
DD
V
DD
V
SS
V
SS
ZZ
L
V
DDQL
I / O
8R
I / O
8L
I / O
7R
I / O
7L
V
SS
V
DDQR
I / O
6R
I / O
6L
I / O
5R
I / O
5L
V
SS
V
DDQL
I / O
4R
I / O
4L
I / O
3R
I / O
3L
V
SS
V
DDQR
I / O
2R
I / O
2L
I / O
1R
I / O
1L
,
注意事项：
1.引脚是NC的IDT70T3599和IDT70T3589 。
2.引脚是NC的IDT70T3589 。
3.所有V
DD
引脚必须连接到2.5V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（2.5V ）和2.5V如果OPT的销用于该端口被设定为V
ss
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为28毫米X 28毫米X 3.5毫米。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
9.由于有限的引脚数， JTAG未在DR -208封装的支持。
10.销162和99将是V
REFL
和V
REFR
分别为未来的HSTL设备。
V
SS
V
DDQL
I / O
35R
I / O
35L
PL / FT
R
NC
COL
R
INT
R
NC
NC
A
17R
(1)
A
16R
(2)
A
15R
A
14R
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
BE
3R
BE
2R
BE
1R
BE
0R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
CLK
R
OE
R
读/写
R
ADS
R
CNTEN
R
重复
R
A
6R
A
5R
A
4R
A
3R
A
2R
A
1R
A
0R
V
DD
V
SS
NC
选择
R
I / O
0L
I / O
0R
V
DDQL
V
SS
5666 DRW 02A
6.42
4
IDT70T3519/99/89S
高速2.5V一百二十八分之二百五十六/ 64K ×36双端口同步静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,9)
（续）
01/23/03
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
I / O
19L
I / O
18L
B1
B2
V
SS
B3
TDO
B4
COL
L
A
16L
(2)
A
12L
B5
B6
B7
A
8L
B8
BE
1L
B9
V
DD
B10
CLK
L
CNTEN
L
A
4L
B11
B12
B13
A
0L
B14
选择
L
I / O
17L
B15
B16
V
SS
B17
I / O
20R
C1
V
SS
I / O
18R
C2
C3
TDI
C4
A
17L
(1)
A
13L
C5
C6
A
9L
C7
BE
2L
C8
CE
0L
C9
V
SS
C10
ADS
L
C11
A
5L
C12
A
1L
C13
NC
C14
V
DDQR
I / O
16L
I / O
15R
C15
C16
C17
V
DDQL
I / O
19R
V
DDQR
PL /
FT
L
INT
L
D1
D2
D3
D4
D5
A
14L
D6
A
10L
D7
BE
3L
CE
1L
D8
D9
V
SS
D10
读/写
L
D
11
A
6L
D12
A
2L
D13
V
DD
I / O
16R
I / O
15L
D14
D15
D16
V
SS
D17
I / O
22L
E1
V
SS
E2
I / O
21L
I / O
20L
A
15L
E3
E4
A
11L
A
7L
BE
0L
V
DD
OE
L
重复
L
A
3L
V
DD
I / O
17R
V
DDQL
I / O
14L
I / O
14R
E14
E15
E16
E17
I / O
23L
I / O
22R
V
DDQR
I / O
21R
F1
F2
F3
F4
I / O
12L
I / O
13R
F14
F15
V
SS
F16
I / O
13L
F17
V
DDQL
I / O
23R
I / O
24L
G1
G2
G3
V
SS
G4
V
SS
G14
I / O
12R
I / O
11L
V
DDQR
G15
G16
G17
I / O
26L
V
SS
H1
H2
I / O
25L
I / O
24R
H3
H4
I / O
9L
V
DDQL
I / O
10L
I / O
11R
V
DD
I / O
26R
V
DDQR
I / O
25R
J1
J2
J3
J4
70T3519/99/89BF
BF-208
(7)
208引脚FPBGA
顶视图
(8)
H14
H15
H16
H17
V
DD
J14
I / O
9R
J15
V
SS
J16
I / O
10R
J17
V
DDQL
V
DD
K1
K2
V
SS
K3
ZZ
R
K4
ZZ
L
K14
V
DD
K15
V
SS
V
DDQR
K16
K17
I / O
28R
L1
V
SS
L2
I / O
27R
V
SS
L3
L4
I / O
7R
V
DDQL
I / O
8R
L14
L15
L16
V
SS
L17
I / O
29R
I / O
28L
V
DDQR
I / O
27L
M1
M2
M3
M4
I / O
6R
M14
I / O
7L
M15
V
SS
M16
I / O
8L
M17
V
DDQL
I / O
29L
I / O
30R
V
SS
N1
N2
N3
N4
V
SS
N14
I / O
6L
I / O
5R
V
DDQR
N15
N16
N17
I / O
31L
V
SS
I / O
31R
I / O
30L
P1
P2
P3
P4
P5
P6
P7
P8
P9
P10
P11
P12
P13
I / O
3R
V
DDQL
I / O
4R
P14
P15
P16
I / O
5L
P17
I / O
32R
I / O
32L
V
DDQR
I / O
35R
TRST
A
16R
(2)
A
12R
R1
R2
R3
R4
R5
R6
R7
A
8R
R8
BE
1R
R9
V
DD
R10
CLK
R
NTEN
R
A
4R
R11
R12
R13
I / O
2L
I / O
3L
R14
R15
V
SS
R16
I / O
4L
R17
V
SS
T1
I / O
33L
I / O
34R
TCK的
17R
(1)
A
13R
T2
T3
T4
T5
T6
A
9R
T7
BE
2R
CE
0R
T8
T9
V
SS
T10
ADS
R
T11
A
5R
T12
A
1R
T13
NC
T14
V
DDQL
I / O
1R
V
DDQR
T15
T16
T17
I / O
33R
I / O
34L
V
DDQL
TMS
U1
U2
U3
U4
INT
R
U5
A
14R
U6
A
10R
U7
BE
3R
CE
1R
U8
U9
V
SS
U10
读/写
R
A
6R
U12
A
2R
U13
V
SS
U14
I / O
0R
U15
V
SS
U16
I / O
2R
U17
V
SS
I / O
35L
PL /
FT
R
COL
R
A
15R
A
11R
A
7R
BE
0R
V
DD
OE
R
A
3R
A
0R
V
DD
选择
R
I / O
0L
I / O
1L
5666 DRW 02C
注意事项：
1.引脚是NC的IDT70T3599和IDT70T3589 。
2.引脚是NC的IDT70T3589 。
3.所有V
DD
引脚必须连接到2.5V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 2.5V ）和2.5V如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
9.销B14和R14将是V
REFL
和V
REFR
分别为未来的HSTL设备。
6.42
5
