IC42S81600/IC42S81600L
IC42S16800/IC42S16800L
文档标题
4（2）的M× 8 （16 ）位×4银行（128 - MBIT ）的SDRAM
修订历史
版本号
0A
0B
0C
0D
0E
历史
最初的草案
关于引脚功能纠正错字和
修改DC工作条件
追加两个参数吨
DPL
,t
DAL
;正确吨
RCD
和T
RP
并修改DC操作条件
1.Obsolete速度等级-7H
2.Support无铅封装
在16,17页3.Modify错字
加工业范围
我的改变
CC
5从160毫安180mA的
草案日期
八月27,2001
五月6,2002
八月21,2003
备注
九月09,2003
六月11,2004
所附的说明书是由ICSI提供。集成电路解决方案公司保留更改规格的权利和
产品。 ICSI会回答有关设备的问题。如果您有任何疑问，请联系ICSI办事处。
集成电路解决方案公司
DR023-0E 6/11/2004
1
IC42S81600/IC42S81600L
IC42S16800/IC42S16800L
4（2）的M× 8 （16）位×4银行（128 - MBIT ）
同步动态RAM
特点
单3.3V （ ± 0.3V ）电源
高速时钟周期的时间-6： 166MHz<3-3-3> ，
-7H ： 133MHz<2-2-2> ， -7 ： 133MHz<3-3-3> ， -8 ：
100MHz<2-2-2>
完全同步操作参考时钟
上升沿
可以断言在随机接入列
每个周期
四银行内部由BA0 & BA1 contorlled
（银行选择）
字节由LDQM和UDQM控制
IC42S16800
可编程的缠绕顺序（顺序/
交错）
可编程突发长度（1， 2 ，4，8和满
页）
可编程
CAS
延迟（图2和3 ）
自动预充电和预充电控制
CBR （自动）刷新和自刷新
X8 ， X16组织
?? LVTTL兼容的输入和输出
4096刷新周期/ 64ms的
突发终止突发停止和预充电
命令
封装400mil 54引脚TSOP- 2
描述
该IC42S81600和IC42S16800是高速
134217728位的同步动态随机
存取存储器，组织为4,194,304 ×8× 4和
2,097,152 ×16× 4 （字X位x行） ，分别。
同步DRAM的实现的高速数据
传输采用流水线结构。所有输入和
输出与的上升沿同步
clock.The同步DRAM与兼容
低电压TTL （ LVTTL ）。这些产品是封装
年龄在54针TSOP - 2 。
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 版权所有2000年，集成电路解决方案公司
2
集成电路解决方案公司
DR023-0E 6/11/2004
IC42S81600/IC42S81600L
IC42S16800/IC42S16800L
销刀豆网络gurations
54引脚TSOP - 2 （ IC42S81600 ）
54引脚TSOP - 2 （ IC42S16800 ）
VSS
DQ7
VSSQ
NC
DQ6
VDDQ
NC
DQ5
VSSQ
NC
DQ4
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDD
LDQM
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
VSS
NC
UDQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VDD
DQ0
VDDQ
NC
DQ1
VSSQ
NC
DQ2
VDDQ
NC
DQ3
VSSQ
NC
VDD
NC
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
引脚说明
引脚名称
CLK
CKE
CS
RAS
CAS
WE
DQ0 DQ15
功能
主时钟
时钟使能
芯片选择
行地址选通
列地址选通
写使能
数据I / O
引脚名称
DQM
A0-11
BA0,1
V
DD
V
DDQ
V
SS
V
SSQ
功能
DQ面膜启用
地址输入
银行地址
电源
电源为DQ
地
地面DQ
集成电路解决方案公司
DR023-0E 6/11/2004
3
IC42S81600/IC42S81600L
IC42S16800/IC42S16800L
引脚功能
符号
CLK
CKE
TYPE
输入引脚
输入引脚
功能（详细）
主时钟：其它输入信号referenecd到CLK上升沿
时钟使能： CKE高激活，并且CKE低停用内部
时钟信号时，设备输入缓冲器和输出驱动器。停用时钟
提供预充电掉电和自刷新操作
（所有银行闲置） ，或主动断电（行积极参与任何银行） 。
片选：
CS
使（注册LOW ）和禁用（注册HIGH ）
命令解码器。所有的命令都被屏蔽时，
CS
注册
高。
CS
提供了与多个系统的外部组选择
银行。
CS
被认为是命令代码的一部分。
输入命令：
RAS
,
CAS
和
WE
（随着
CS ）
定义命令
被输入。
地址输入：提供行地址为ACTIVE命令，而
列地址和自动预充电位读/写
命令，以便在各自的选择的一个位置从存储器阵列的
银行。行地址由A0 -A11指定。列地址是
由A0 -A9 （ IC42S81600 ）指定/ A0 -A8 （ IC42S16800 ）
银行地址输入： BA0和BA1确定哪个银行的积极，
读，写或预充电命令被应用。
嚣面膜/输出禁止：当DQM是高突发写入，DIN为
当前周期被屏蔽。当DQM是很高的突发读取， Dout为
禁用在下一但一个周期。
数据输入/输出：数据总线。
电源，用于在存储器阵列和外围电路。
电源被提供给唯一的输出缓冲器。
CS
输入引脚
RAS ， CAS ， WE
A0-A11
输入引脚
输入引脚
BA0,BA1
DQM ， UDQM ， LDQM
输入引脚
输入引脚
DQ0到DQ15
V
DD
,
V
SS
V
DDQ
,
V
SSQ
I / O引脚
电源引脚
电源引脚
集成电路解决方案公司
DR023-0E 6/11/2004
5
QQ：2880707522 复制
