128K ×36 ， 256K ×18
3.3V同步SRAM
3.3V的I / O ，流水线输出
突发计数器，单周期取消
x
x
IDT71V35761S
IDT71V35781S
IDT71V35761SA
IDT71V35781SA
特点
128K ×36 ， 256K ×18的内存配置
支持高系统速度：
商业：
- 200MHz的3.1ns时钟存取时间
商业和工业：
- 183MHz 3.3ns时钟存取时间
- 166MHz的时钟为3.5ns访问时间
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW ） ，字节写
使能（ BWE ）和字节写操作（ BWX ）
3.3V内核电源
功率下降ZZ输入控制
3.3V的I / O
可选 - 边界扫描的JTAG接口（ IEEE 1149.1
兼容）
包装在JEDEC标准的100引脚塑料薄型四方
扁平封装（ TQFP ） ， 119球栅阵列（ BGA ）和165细间距球
栅格阵列
描述
该IDT71V35761 / 781被组织成高速静态存储器
128K ×36 / 256K X 18 IDT71V35761 / 781包含SRAM的读写，数据，
地址和控制寄存器。内部逻辑使得SRAM产生
根据决定自定时写可以留到年底
写周期。
突发模式功能，提供最高性能水平的
系统设计人员，为IDT71V35761 / 81可提供四个周期的数据
为一个单一的地址提供给SRAM中。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流水线一
周期可在下一时钟上升沿之前。如果突发模式
选择操作（ ADV =低） ，输出的后续三个周期
数据将提供给用户的下一个3个时钟上升沿。该
为了这三个地址的由内部突发计数器定义
和
LBO
输入引脚。
该IDT71V35761 / 781的SRAM采用IDT最新的高性能
CMOS工艺和被包装在JEDEC标准14毫米X 20毫米
100针薄塑料四方扁平封装（ TQFP ），以及一个119球栅阵列
（BGA）和165细间距球栅阵列。
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
输入
输入
I / O
供应
供应
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
同步
同步
不适用
同步
异步
异步
同步
不适用
不适用
5301 TBL 01
x
x
x
x
x
x
x
引脚说明摘要
A
0
-A
17
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1
,
BW
2
,
BW
3
,
BW
4
(1)
CLK
ADV
ADSC
ADSP
LBO
TMS
TDI
TCK
TDO
TRST
ZZ
I / O
0
-I / O
31
， I / O
P1
-I / O
P4
V
DD
, V
DDQ
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
测试模式选择
测试数据输入
测试时钟
测试数据输出
JTAG复位（可选）
睡眠模式
数据输入/输出
核心电源， I / O电源
V
SS
地
注意：
1.
BW
3
和
BW
4
是不适用的IDT71V35781 。
1
2003集成设备技术有限公司
2003年6月
DSC-5301/03
11
IDT71V35761 ， IDT71V35781 ， 128K ×36 ， 256K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流水线输出，突发计数器，单周期取消
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
-A
17
ADSC
ADSP
ADV
引脚功能
地址输入
地址状态
（高速缓存控制器）
地址状态
（处理器）
突发地址
ADVANCE
字节写使能
I / O
I
I
I
I
活跃
不适用
低
低
低
描述
同步地址输入。地址寄存器由CLK的上升沿的组合触发
和
ADSC
或低
ADSP
低，
CE
低。
同步地址状态，从高速缓存控制器。
ADSC
]是用于加载一个低电平输入
地址寄存器新的地址。
同步地址状态的处理器。
ADSP
是用来加载地址的低电平输入
新的地址寄存器。
ADSP
通过门控
CE 。
同步地址进展。
ADV
]是用于推进内部突发一个低电平输入
计数器，初始地址后，控制突发的访问被加载。当输入为高电平脉冲串计数器是
没有增加;即，不存在地址前进。
同步字节写使能门的字节写入输入
BW
1
-BW
4
。如果
BWE
为低电平，在CLK的上升沿
然后
BWX
输入被传递到电路中的下一个阶段。如果
BWE
为高，字节写输入是
阻塞，仅
GW
可以启动一个写周期。
同步字节写使能。
BW
1
控制I / O
0-7
， I / O
P1
,
BW
2
控制I / O
8-15
， I / O
P2
等任何有效字节
写操作导致被禁用所有输出。
同步芯片使能。
CE
采用与CS
0
和
CS
1
使IDT71V35761 / 781 。
CE
同时门
ADSP 。
这是时钟输入。对于该设备的所有定时的引用是相对于该输入。
Synchrono我们高电平有效的片选。 CS
0
用于与
CE
和
CS
1
以使芯片。
同步低电平有效的片选。
CS
1
用于与
CE
和CS
0
以使芯片。
全球同步的写使能。这个输入会写所有的四个9位数据字节LOW，当上的上升沿
CLK 。
GW
取代单个字节写使能。
同步数据输入/输出（ I / O）引脚。两个数据输入路径和输出数据路径的注册和
由CLK的上升沿触发。
异步脉冲串顺序选择输入。当
LBO
为高电平时，交错突发序列被选择。
当
LBO
是低的线路芳突发序列被选择。
LBO
是一个静态的输入，不能改变状态
在设备运转。
异步输出使能。当
OE
为LOW的数据输出驱动器的I / O引脚，如果芯片使能
也被选中。当
OE
较高的I / O引脚处于高阻抗状态。
给出了TAP控制器的输入命令。采样TDK的上升沿。该引脚具有内部上拉。
寄存器放在BE吐温TDI和TDO的串行输入。采样于TCK的上升沿。该引脚具有
内部上拉电阻。
TAP控制器的时钟输入。每个TAP事件计时。测试输入被捕获在TCK的上升沿，
而测试输出由TCK的下降沿驱动。该引脚具有内部上拉。
寄存器置于TDI和TDO之间的串行输出。视的状态这个输出是活动
TAP控制器。
可选的异步JTAG复位。可用于复位TAP控制器，但不是必需的。 JTAG复位
自动出现在上电和复位也使用TMS和TCK每IEEE 1149.1 。如果不使用
TRST
可以
悬空。该引脚具有INTE RNAL上拉。只适用于BGA封装。
异步睡眠模式的输入。 ZZ HIGH将门CLK内部和断电IDT71V35761 / 35781
以最低的功耗水平。数据保存期限保证在斯利P模式。该引脚具有内部
下拉电阻。
3.3V内核电源。
3.3V的I / O供电。
地面上。
NC引脚没有电连接到该设备。
5301tbl 02
BWE
I
低
BW
1
-BW
4
CE
CLK
CS
0
CS
1
GW
I / O
0
-I / O
31
I / O
P1
-I / O
P4
LBO
单个字节
写入启用
芯片使能
时钟
片选0
片选1
全局写
启用
数据输入/输出
线性突发顺序
I
I
I
I
I
I
I / O
I
低
低
不适用
高
低
低
不适用
低
OE
TMS
TDI
TCK
TDO
OUTPUT ENABLE
测试方式选择
测试数据输入
测试时钟
测试的DataOutput
JTAG复位
（可选）
I
I
I
I
O
低
不适用
不适用
不适用
不适用
TRST
I
低
ZZ
V
DD
V
DDQ
V
SS
NC
睡眠模式
电源
电源
地
无连接
I
不适用
不适用
不适用
不适用
高
不适用
不适用
不适用
不适用
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
6.42
2
IDT71V35761 ， IDT71V35781 ， 128K ×36 ， 256K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流水线输出，突发计数器，单周期取消
商用和工业温度范围
功能框图
LBO
ADV
CEN
BURST
顺序
国内
地址
CLK
ADSC
ADSP
CLK EN
地址
注册
1个字节
写注册
2
二进制
计数器
CLR
BURST
逻辑
17/18
A0*
A1*
Q0
Q1
128K ×36 /
256K X 18-
位
内存
ARRAY
2
17/18
A
0 -
A
16/17
GW
BWE
BW
1
A
0
,A
1
A
2
–A
17
36/18
36/18
1个字节
写入驱动器
9
2字节
写注册
2字节
写入驱动器
BW
2
BYTE 3
写注册
9
BYTE 3
写入驱动器
BW
3
4个字节
写注册
9
4个字节
写入驱动器
BW
4
9
产量
注册
CE
CS
0
CS
1
D
Q
启用
注册
数据输入
注册
CLK EN
ZZ
断电
D
Q
启用
延迟
注册
OE
产量
卜FF器
OE
I / O
0
- I / O
31
I / O
P1
- I / O
P4
36/18
,
5301 DRW 01
TMS
TDI
TCK
TRST
（可选）
JTAG
（ SA版）
TDO
6.42
3
IDT71V35761 ， IDT71V35781 ， 128K ×36 ， 256K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流水线输出，突发计数器，单周期取消
商用和工业温度范围
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3,6)
等级
与端电压
对于GND
与端电压
对于GND
与端电压
对于GND
与端电压
对于GND
广告
工作温度
产业
工作温度
商业&
产业
-0.5到+4.6
-0.5到V
DD
-0.5到V
DD
+0.5
-0.5到V
DDQ
+0.5
-0至+70
-40至+85
-55到+125
-55到+125
2.0
50
推荐工作
温度和电源电压
单位
V
V
V
V
o
GRADE
广告
产业
温度
(1)
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
SS
0V
0V
V
DD
3.3V±5%
3.3V±5%
V
DDQ
3.3V±5%
3.3V±5%
5301 TBL 04
注意事项：
1. T
A
是"instant on"外壳温度。
V
TERM
(4,6)
V
TERM
(5,6)
建议的直流工作
条件
符号
V
DD
参数
核心供电电压
I / O电源电压
电源电压
输入高电压 - 输入
输入高电压 - I / O
输入低电压
分钟。
3.135
3.135
0
2.0
2.0
-0.3
(2)
典型值。
3.3
3.3
0
____
C
C
马克斯。
3.465
3.465
0
V
DD
+0.3
V
DDQ
+0.3
(1)
0.8
单位
V
V
V
V
V
V
5301 TBL 06
T
A
(7)
o
V
DDQ
o
T
BIAS
T
英镑
P
T
I
OUT
温度
在偏置
存储
温度
功耗
直流输出电流
C
C
V
SS
V
IH
o
V
IH
V
IL
____
____
W
mA
5301 TBL 03
注意事项：
1. V
IH
（MAX） = V
DDQ
+ 1.0V为脉冲宽度小于吨
CYC/2
，每一次循环。
2. V
IL
（分钟） = -1.0V为脉冲宽度小于吨
CYC/2
，每一次循环。
注意事项：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其他条件的操作说明
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
2. V
DD
只有终端。
3. V
DDQ
只有终端。
4.仅输入端子。
5. I / O端子而已。
6.这是适用的电源后，有一个稳态直流参数
加足马力。电源排序是没有必要的;然而，该电压
对任何输入或I / O引脚不能超过V
DDQ
电源斜坡上升过程。
7. T
A
是"instant on"外壳温度。
100引脚TQFP电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
I / O
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
5
7
单位
pF
pF
5301 TBL 07
119 BGA电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
I / O
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
7
7
单位
pF
pF
5301 TBL 07A
165 FBGA电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
I / O
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
7
7
单位
pF
pF
5301 TBL 07B
注意：
1.该参数由器件特性保证，但未经生产测试。
6.42
4
IDT71V35761 ， IDT71V35781 ， 128K ×36 ， 256K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流水线输出，突发计数器，单周期取消
商用和工业温度范围
引脚配置？ 128K ×36
A
6
A
7
CE
CS
0
BW
4
BW
3
BW
2
BW
1
CS
1
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
8
A
9
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
5301drw 02
I / O
P3
I / O
16
I / O
17
V
DDQ
V
SS
I / O
18
I / O
19
I / O
20
I / O
21
V
SS
V
DDQ
I / O
22
I / O
23
V
DD
/ NC
(1)
V
DD
NC
V
SS
I / O
24
I / O
25
V
DDQ
V
SS
I / O
26
I / O
27
I / O
28
I / O
29
V
SS
V
DDQ
I / O
30
I / O
31
I / O
P4
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
I / O
P2
I / O
15
I / O
14
V
DDQ
V
SS
I / O
13
I / O
12
I / O
11
I / O
10
V
SS
V
DDQ
I / O
9
I / O
8
V
SS
NC
V
DD
ZZ
(2)
I / O
7
I / O
6
V
DDQ
V
SS
I / O
5
I / O
4
I / O
3
I / O
2
V
SS
V
DDQ
I / O
1
I / O
0
I / O
P1
,
注意事项：
1.引脚14可以直接连接到V
DD
或连接到一个输入电压
≥
V
IH
或悬空。
2.引脚64可以悬空，器件将永远留在主动模式。
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
NC
NC
A
10
A
11
A
12
A
13
A
14
A
15
A
16
100 TQFP
顶视图
6.42
5
