- Mixed Signal n,奻Q 器}D2008/6/5 0:00:00 2008/6/5 0:00:00
- 1. 任意波形u"生器? awg-2 12-bit 100mhz 2. 任意波形u"生器?awg-3 16-bit 2 mhz 3. matri...[全文]
- 芯片测试 Socket Card z.榐2008/6/5 0:00:00 2008/6/5 0:00:00
- 1. dip 2. open i/o 3. lcc 44/68/84 4. pga 68/84 (11x11/17x17) ...[全文]
- 芯片测试功能2008/6/5 0:00:00 2008/6/5 0:00:00
- 1. screen interface / command language 2. graphical programming language ...[全文]
- 芯片测试系}q墢格2008/6/5 0:00:00 2008/6/5 0:00:00
- 1. 200 mhz clock n,奻能力 2. 1.5 ns rise/fall time 5v swing 3. per-pin 程式...[全文]
- 芯片n,奻j_z.榐2008/6/5 0:00:00 2008/6/5 0:00:00
- 1. logic tester 2. memory tester 3. mixed signal tester 4. rf ic teste...[全文]
- CIC晶片n,奻[鏆W室2008/6/5 0:00:00 2008/6/5 0:00:00
- 1. n,奻j_台, ims ats200, ats100 2. 炥n,�-P� + 雷射切割器, yag laser 3. 任意波形u"生器, awg, 16-bi...[全文]
- IC Testing Types2008/6/5 0:00:00 2008/6/5 0:00:00
- •wafer accept test • verification test • on wafer tes...[全文]
- SOI与SIMOX2008/6/5 0:00:00 2008/6/5 0:00:00
- soi--绝缘体上的si (silicon on insulation) simox--经氧注入的绝缘体上的si (silicon on insulation-separ...[全文]
- 离子注入技术在IC制造中的应用2008/6/5 0:00:00 2008/6/5 0:00:00
- 随着离子注入技术的发展，它的应用也越来越广泛，尤其是在集成电路中的应用发展最快。由于离子注入技术具有很好可控性和重复性，这样设计者就可根据电路或器件参数的要求，...[全文]
- 离子注入2008/6/5 0:00:00 2008/6/5 0:00:00
- 离子注入是另一种掺杂技术，离子注入掺杂也分为两个步骤：离子注入和退火再分布。离子注入是通过高能离子束轰击硅片表面，在掺杂窗口处，杂质离子被注入硅本体，在其...[全文]
- 搀杂工艺2008/6/5 0:00:00 2008/6/5 0:00:00
- 掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成pn结、电阻、欧姆接触磷(p)、砷(as) — n型硅硼(b) — p型硅掺杂工艺：扩散、离子注入扩 ...[全文]
- 常见湿法蚀刻技术2008/6/5 0:00:00 2008/6/5 0:00:00
- 一般清洗技术 干法刻蚀是用等离子体进行薄膜刻蚀的技术。它是硅片表面物理和化学两种过程平衡的结果。在半导体刻蚀工艺中，存在着两个极端：离子铣是一种纯物理...[全文]
- 图形刻蚀技术 (Etching Technology)2008/6/5 0:00:00 2008/6/5 0:00:00
- 虽然，光刻和刻蚀是两个不同的加工工艺，但因为这两个工艺只有连续进行，才能完成真正意义上的图形转移。在工艺线上，这两个工艺是放在同一工序，因此，有时也将这两个工艺步...[全文]
- 载流子迁移率2008/6/5 0:00:00 2008/6/5 0:00:00
- 在2.5.6节提到过，在半导体材料中移动一个电子比空穴要容易。在电路中，我们对载流子（空穴和电子）移动所需能量和其移动的速度都感兴趣。移动的速度叫做载流子迁移率，空穴比电子...[全文]
- 加速布图（Accelerated Layout）2008/6/5 0:00:00 2008/6/5 0:00:00
- 在cadence 的virtuoso平台中，加速布图工具的性能已增强了10倍以上，将复杂操作所需的时间从数分钟降到了数秒，使大多数操作几乎在瞬间完成。设计规则驱动的支持确保了...[全文]
- Verilog讨论组精彩内容摘录(二)2008/6/5 0:00:00 2008/6/5 0:00:00
- 问题： 是不是用fpga express能编译标准的verilog hdl语言写的程序，再生成edif文件交给max+plus处理？具体如何操作？回答一： 好像max+p...[全文]
- Verilog讨论组精彩内容摘录(三)2008/6/5 0:00:00 2008/6/5 0:00:00
- 问题一： 在下才疏学浅，一直在用lattice的isplsi，搞了一些小应用，看到各位都在谈论xilinx和altera，本人没有机会尝试，究竟哪一种比较好，请高人不吝...[全文]
- 选择合适的SMT设备提高生产能力与柔性2008/6/5 0:00:00 2008/6/5 0:00:00
- 电子业的发展总是那么激动人心，10年前还是砖头大小的手提电话今天已经可以被做得比烟盒还小；而过去生产线上大量工人依次排列，忙碌不停的景象也在渐渐远去。如果说集成电路的出现是电...[全文]
- 功能测试：基本概念与技术2008/6/5 0:00:00 2008/6/5 0:00:00
- 作者:antonio grassino, seica s.p.a.董事长 尽管各种新技术层出不穷，如光学与x射线检查、基于飞针或针床的电性测试等，但功能测试依然是保证产品...[全文]
- 监测表面贴装元件的贴装2008/6/5 0:00:00 2008/6/5 0:00:00
- 本文介绍：“要达到所希望的效率与可靠性很大程度上取决于元件贴装工艺过程。” 在pcb上增加电路密度的愿望继续是表面贴装装配线技术发展水平进步的主要推动力之一。这个进步包...[全文]
公网安备44030402000607
