帧移动的部分是穿过PHY进入MAC(1-2)，通过目标地址分析时，只需要对帧的前导和目标部分进行计时管控。对当前节点有效载荷数据的截取，帧向目标节点行进的路程。应用的有效载荷，传输的帧的大部分；这表明以太网协议之间可能存在细微的差异。帧出站传输，通过传输队列、通过PHY，然后回到线缆。线路终端节点中不存在这种路径。这里假设采用直通数据包交换，而不是存储转发，后者的延迟时间更长，因为整个帧都要计入开关，然后再被转发。

帧延迟：双端口模式帧延迟和线路终端节点。

时间线显示帧的延时元素，其中描述了帧穿过一个轴节点的全部传输时间。

标准包装：2,000类别：电容器家庭：薄膜电容器系列：ECQ-V包装：带卷（TR）电容：10000pF容差：±5%额定电压 - AC：-额定电压 - DC：63V介电材料：聚酯，金属化 - 层叠式ESR（等效串联电阻）：-工作温度：-40°C ~ 105°C安装类型：通孔封装/外壳：径向大小/尺寸：0.295" 长 x 0.126" 宽（7.50mm x 3.20mm）高度 - 安装（最大值）：0.307"（7.80mm）端接：PC 引脚引线间距：0.197"（5.00mm）应用：通用特性：-其它名称：ECQV1J103JM5

ADC的输出是数字电路，它与后继电路相连接所需要的数据线可以分为并行接口和串行接口两种型式。

由于各种ADC的芯片各不相同，所以在设计时，必须弄清具体型号的各信号定义、时序以及使用微控制器的总线时序，从而才能设计出满足时序要求的接口电路。

多个 DRAM Devices 共享控制和数据总线，DRAM Controller 通过 Chip Select 分时单独访问各个 DRAM Devices。在其中一个 Device 进入刷新周期时，DRAM Controller 可以按照一定的调度算法，优先执行其他 Device 上的访问请求，提高系统整体内存性能。