TBW表示带宽延迟，TL_1node 表示帧通过单个节点的延迟。除了与位通过线路进行物理传输，以及计入地址位用于实施目标地址分析相关的延迟外，PHY和开关组件延迟是其他会影响系统内的传输延迟的因素。随着线路上的位速率增加，节点数量增多，这些延迟对整个端到端帧传输延迟的影响会更大。

两款新工业以太网PHY，专用于在更广泛的环境温度范围（最高105°C）内，在严苛的工业条件下可靠运行，具备出色的功率和延迟规格。ADIN1300 和ADIN1200 专用于解决本文中提到的挑战，成为工业应用的理想选择。有了fido5000 实时以太网、多协议嵌入式双端口开关后，ADI公司开发出了适用于确定性时间敏感型应用的解决方案。

标准包装：3,000类别：分立半导体产品家庭：单二极管/整流器系列：-包装：带卷（TR）二极管类型：肖特基电压 - DC 反向（Vr）（最大值）：20V电流 - 平均整流（Io）：500mA不同 If 时的电压 - 正向（Vf）：430mV @ 500mA速度：快速恢复 = 200mA（Io）反向恢复时间（trr）：-不同?Vr 时的电流 - 反向漏电流：250μA @ 20V不同?Vr，F 时的电容：58pF @ 0V，1MHz安装类型：表面贴装封装/外壳：SC-76，SOD-323供应商器件封装：SOD-323工作温度 - 结：-55°C ~ 125°C其它名称：B0520WSB0520WSDITR

NOTE：CS0 和 CS1 在同一时刻，只有一个可以处于使能状态，即同一时刻，只有一个 Device 可以被访问。

组织方式只增加总体容量，不增加带宽。描述的组织方式则可以既增加总体容量，也增加带宽。多个 DRAM Devices 共享控制总线和 Chip Select 信号，DRAM Controller 同时每个 DRAM Devices，各个 Devices 的数据合并到一起，例如 Device 1 的数据输出到数据总线的 DATA[0:7] 信号上，Device 2 的数据输出到数据总线的 DATA[8:15] 上。这样的组织方式下，16 bits 的数据就只需要一个访问周期就可以完成，而不需要分解为两个 8 bits 的访问周期。

(素材来源：eccn和ttic.如涉版权请联系删除。特别感谢）