MLX90615SSG-DAA 运算电路之间的进位信号连接
发布时间:2020/2/10 19:52:59 访问次数:1998
MLX90615SSG-DAA图4.4.35 加法器扩展连接方式,超前进位产生器74LS182.
专用的超前进位产生器用于将多片运算电路之间的进位信号连接成并行进位结构。集成超前进位产生器74LS182的逻辑图和逻辑符号分别如图4.4.36(a)和图4.4.36(b)所示。
图4.4.36所示74LS182的引出端信号分别为:进位输人端Cn,进位产生输入端Co~c3,进位传输输人端PO~P3,进位输出端c.打、Cn+y′c″+z,进位式(4.4.18a~4.4.18c)对应于式(4.4.17a~4.4.17c),两者形式相同。Cn、Cy、Cn+z为各位的进位信号,PJ、Gj为低电平有效,C71是进位输入信号。P和G可以用来实现多个超前进位产生器连接,具体连接方法见后面图4.4,39。
减法运算,由第1章介绍的二进制数算术运算可知,减法运算的原理是将减法运算变成加法运算进行的。上面介绍的加法运算器既能实现加法运算,又可实现减法运算,从而可以简化数字系统结构,图4.4.34所示。
补码与反码的关系式Ⅳ补=Ⅳ反+1 (4.4.20)
设两个数A、B相减,利用式(4.4.19)和式(4,4,20)可得
A-B=Ⅱ+B补^2″=A+B反+1ˉ2″ (4.4.21)
式(4,4.21)表明,处减B可由A加B的补码并减2n完成。4位减法运算电路如图4,4.37(a)所示,具体原理如下。
借位信号由4个反相器将B的各位反相(求反),并将进位输人端C~1接逻辑1以实现加1,由此求得B的补码。加法器相加的结果为(A+B反+1)。
由于2n=24=(10000)2,相加结果与2河相减只能由加法器进位输出信号DO=D1
图4.4,.37 输出为原码的4位减法运算逻辑图,(a)4位减法运算逻辑图 (b)输出求补逻辑图.
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
MLX90615SSG-DAA图4.4.35 加法器扩展连接方式,超前进位产生器74LS182.
专用的超前进位产生器用于将多片运算电路之间的进位信号连接成并行进位结构。集成超前进位产生器74LS182的逻辑图和逻辑符号分别如图4.4.36(a)和图4.4.36(b)所示。
图4.4.36所示74LS182的引出端信号分别为:进位输人端Cn,进位产生输入端Co~c3,进位传输输人端PO~P3,进位输出端c.打、Cn+y′c″+z,进位式(4.4.18a~4.4.18c)对应于式(4.4.17a~4.4.17c),两者形式相同。Cn、Cy、Cn+z为各位的进位信号,PJ、Gj为低电平有效,C71是进位输入信号。P和G可以用来实现多个超前进位产生器连接,具体连接方法见后面图4.4,39。
减法运算,由第1章介绍的二进制数算术运算可知,减法运算的原理是将减法运算变成加法运算进行的。上面介绍的加法运算器既能实现加法运算,又可实现减法运算,从而可以简化数字系统结构,图4.4.34所示。
补码与反码的关系式Ⅳ补=Ⅳ反+1 (4.4.20)
设两个数A、B相减,利用式(4.4.19)和式(4,4,20)可得
A-B=Ⅱ+B补^2″=A+B反+1ˉ2″ (4.4.21)
式(4,4.21)表明,处减B可由A加B的补码并减2n完成。4位减法运算电路如图4,4.37(a)所示,具体原理如下。
借位信号由4个反相器将B的各位反相(求反),并将进位输人端C~1接逻辑1以实现加1,由此求得B的补码。加法器相加的结果为(A+B反+1)。
由于2n=24=(10000)2,相加结果与2河相减只能由加法器进位输出信号DO=D1
图4.4,.37 输出为原码的4位减法运算逻辑图,(a)4位减法运算逻辑图 (b)输出求补逻辑图.
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
相关技术资料- 5-6集成 MPPT 算法 DC-DC 芯片产品应用概述
- 5-6PMU 芯片、AI 电源管理芯片优特点及用途分析
- 5-6单芯片高像素CIS架构3,200 万像素图像传感器
- 5-6UFS主控芯片WM7000系列应用详情
- 5-6模拟芯片与互联芯片市场布局走势及应用前景探究
- 5-6存储芯片市场布局驱动芯片与智能卡芯片产品发展趋势分析
- 5-5新一代至强处理器Clearwater
- 5-5Ti2AlSnC MAX米纤维膜光热层光热蒸发器
- 5-5Foveros Direct和 EMIB（2.5D桥接）技术详解
- 5-518A-PT工艺先进3D封装技术应用研究
- 5-5新一代超薄中长距激光雷达EMX
- 5-5激光雷达+双英伟达Thor芯片（算力1400TOPS）探究
公网安备44030402000607
