TDA8787AHL/C3151电子设备中的干扰可能来自设备的外部和内部,采取防干扰措施时应分别处理。对于来自内部的干扰,可在电路设计时采取措施,比如避免回路、避免平行走线、将发热元件安放在设各边缘处或较空处、采用差动放大电路、输人部分与输出部分距离远一些,增设屏蔽隔板等。对于来自外部的十扰,可采用金属屏蔽、一点接地、提高输入电路的输人电平、在输人端和输出端采用去耦电路等防干扰措施。

数字电子技本基础,逻辑函数,一个较复杂的逻辑电路要受到多种因素的影响,也就是有多个逻辑变量。电路输出与输入之间可用一种函数(称逻辑函数)形式来表示。一个逻辑函数可以有多种表达式,如何获得最简表达式,使逻辑图简单、应用电子元件最少,就需要对逻辑函数进行化简(一般以化简成与或表达式为目的).常用的化简方法有代数化简法和卡诺图化简法。

代数化简法 就是反复使用逻辑代数的基本公式,消去逻辑函数式中多余的乘积项和每个乘积项中多余的因子,以求得最简式。在化简过程中,常用的方法有:

并项法 将两项合并为一项,并消去一个因子。如:

ABC+ABC=AB (C+C) =AB

吸收法 将多余乘积项吸收掉,如:

AB+ABCD=AB

消去法 消去乘积中多余因于,如:

AB+Ac+BC=AB+ (A+B)bC=AB+ABC=AB+C

配项法 用如(A+a)乘某一项,可使其变为两项,再与其他项合并化简,如:

AB+AC+BC=AB+AC (A+A) BC=AB+AC+ABC+ABC= (AB+ABC) +(AC+ABC) =AB+AC

卡诺图化简法 将函数的最小项表达式中的各最小项相应地填人一个特定的方格图内,此方格图即为卡诺图。

逻辑函数最小项及最小项表达式 对于n变量函数,如果与或表达式的每个乘积项都包含n个因子,而这n个因子分别为n个变量的原变量或反变量,每个变量在乘积项中仅出现一次,则这样的乘积项称为函数的最小项,这样的与或表达式称为最小项表达式。最小项的性质如下:对输人变量的任何一组取值,在所有最小项(2n个)中必有――个而且仅有一个最小项的值为1;在输入变量的任何一组取值下,任意两个最小项的乘积为0;全体最小项的和为1。

用卡诺图表示逻辑函数 把逻辑函数化为最小项表达式后,在卡诺图上各最小项所对应的小方格内填人1.其余方格填人0,就得到了表示该逻辑函数的卡诺图。某四变量逻辑函数经化简后得到:

Z=ABCD+ABCD+ABCD十ABCD+ABCD+ABCD+ABCD+ABCD

在各最小项所对应的小方格内填入1,其余方格填人0,得到如图14-21所示逻辑函数的卡诺图。

用卡诺图法化简逻辑函数 首先把函数变换为与或表达式,画出卡诺图。在卡诺图上将2个为1的相邻方格分别画成方格群,整理每个方格群的公因子作为乘积项,最后把整理后的乘积项相加起来,就形成化简后的与或表达式。

化简时,应遵循下列几项原则:

所谓2n个1相邻画成一个方格群是指n=0,1,2,3,4时分别为1个1,2个1,4个1,8个1,16个1相邻构成方形(或矩形)。

包围圈越大,方格群中包含的最小项(2n个)越多,公因子越少,化简结果越简单。

画包围圈时,最小项可以被重复包围,但每个方格群至少要有一个最小项与其他方格群不重复。

必须把函数的全部最小项都圈完,方格群的个数越少越好。

集成逻辑门电路,TL与非门电路 电路大致由输人级、倒相级和输出级组成,由于其输人端和输出端都是三极管结构,叉称三极管一三极管逻辑电路。如图14-22所示为CT54/74H系列bL与非门典型电路,V3、R1组成输入级,Ⅴ4、R2、R3组成倒相级,Ⅴ5、Ⅴ6、Ⅴ7、R4、R5组成输出级。

深圳市唯有度科技有限公司http://wydkj.51dzw.com/