XC4002A-6VQG100C JK触发器的特性方程
发布时间:2019/10/28 12:22:13 访问次数:876
由于采用了叠片结构和短路环就使得交流电磁铁的工艺性较差,损耗较大,寿命较短。
衔钦台座环铁心,铁心短路环s1,铁心极面心极面(a)极面上的短路环(分磁环〉(a)短路环在一边;(b)短路环在极面中间。
交流电磁铁中的电压、磁通和电流
在交流电磁铁中,决定磁路中的磁通(或更确切地说9决定线圈磁链)的是加于线圈两端的电源电压,而与磁路磁阻(或衔铁位置)的关系不大。相反,其线圈电流(或磁势)却和磁路磁阻有很大关系。也就是说,虽然电压不变,但线圈电流却不是常数,在衔铁打开时的线圈电流要远比闭合后的大。
电磁铁的线圈相当于一个电感,并有一定电阻。当加上交流电压u=unc。s弼时(t厂n为电压幅值,ω=2tr,r为电源频率,莎为时间),线路的电压平衡方程为
″==“R十“‘式中 仍R―线圈的电阻压降,“R=次,o为线圈电流;仍z―线圈的电感压降,z衫z=等Ψ为线圈磁链。一般细石,因此,在忽略电阻压降时铭dΨdt,因此
Ψ≈J“du=|ymcosωtdt,若假设Ψ=″甲,式中W为线圈匝数,甲为磁路中的磁通瞬时值(假设该磁通与全部线圈匝数相匝链),则可得甲=Φmsinω矽式中,Φm≈0.
0=CP・On+R。0汔=0n (5・3・3)
说明触发器状态仍与CP跳变前相同。同时
s=CP・J・On=∫0n (5・3・4)
R=CP・Κ・On=K0″ (5.3.5)
无论J、Κ为何值,若on=1,则从式(5.3.4)可得S=1;反之,On=0,则从式(5.3.5)可得R=1;即s、R不可能同时为0。电路已接收输入信号J、Κ,为触发器状态刷新做好了准各。
CP由1变0后的瞬间,G12、G22两门抢先关R=G1的简化等效为图5.3.8所示的电路,其状态由于是,一S、S的由于下降沿,属于如图5.3,1(c)所示波形触发的触发器,所以从一开始就以CP来表示这种触发器的时钟信号。为了区别CP下降沿到来前、后触发器的状态,以o″表示触发器现在的状态,以on+l表示下一状态,根据图5.3.8所示的电路可得在s、R信号作用后0端的状态
Qu+l=SROn=JOnKOnQ″ (5・3・6)
应用摩根定理进行整理,得
0n+1=J On+KOn (5.3.7)
上式称为JK触发器的特性方程。式中可见,Qn+1是0n和输人信号J、K的函数。
典型集成电路,图5.3.9所示为74F系列TTL电路利用传输延迟的JK触发器内部逻辑图,与图5.3.7相比,主要电路相同,仅仅改变了各个门电路在图中布局的位置,并增加了直接置1端sD和直接置0端RD。74F112芯片中含有两个图5.3.9中的JK触发器,其逻辑符号如图5.3.10所示。图5.3.10中,方框内侧的>符号和方框外侧与其相邻的圆圈共同表示该触发器对时钟信号的脉冲下降沿敏感。方框内C1与1J、1K控制关联,而C2则与2J、2K控制关联。表5.3.2所示是74F112中触发器的功能表。
由于采用了叠片结构和短路环就使得交流电磁铁的工艺性较差,损耗较大,寿命较短。
衔钦台座环铁心,铁心短路环s1,铁心极面心极面(a)极面上的短路环(分磁环〉(a)短路环在一边;(b)短路环在极面中间。
交流电磁铁中的电压、磁通和电流
在交流电磁铁中,决定磁路中的磁通(或更确切地说9决定线圈磁链)的是加于线圈两端的电源电压,而与磁路磁阻(或衔铁位置)的关系不大。相反,其线圈电流(或磁势)却和磁路磁阻有很大关系。也就是说,虽然电压不变,但线圈电流却不是常数,在衔铁打开时的线圈电流要远比闭合后的大。
电磁铁的线圈相当于一个电感,并有一定电阻。当加上交流电压u=unc。s弼时(t厂n为电压幅值,ω=2tr,r为电源频率,莎为时间),线路的电压平衡方程为
″==“R十“‘式中 仍R―线圈的电阻压降,“R=次,o为线圈电流;仍z―线圈的电感压降,z衫z=等Ψ为线圈磁链。一般细石,因此,在忽略电阻压降时铭dΨdt,因此
Ψ≈J“du=|ymcosωtdt,若假设Ψ=″甲,式中W为线圈匝数,甲为磁路中的磁通瞬时值(假设该磁通与全部线圈匝数相匝链),则可得甲=Φmsinω矽式中,Φm≈0.
0=CP・On+R。0汔=0n (5・3・3)
说明触发器状态仍与CP跳变前相同。同时
s=CP・J・On=∫0n (5・3・4)
R=CP・Κ・On=K0″ (5.3.5)
无论J、Κ为何值,若on=1,则从式(5.3.4)可得S=1;反之,On=0,则从式(5.3.5)可得R=1;即s、R不可能同时为0。电路已接收输入信号J、Κ,为触发器状态刷新做好了准各。
CP由1变0后的瞬间,G12、G22两门抢先关R=G1的简化等效为图5.3.8所示的电路,其状态由于是,一S、S的由于下降沿,属于如图5.3,1(c)所示波形触发的触发器,所以从一开始就以CP来表示这种触发器的时钟信号。为了区别CP下降沿到来前、后触发器的状态,以o″表示触发器现在的状态,以on+l表示下一状态,根据图5.3.8所示的电路可得在s、R信号作用后0端的状态
Qu+l=SROn=JOnKOnQ″ (5・3・6)
应用摩根定理进行整理,得
0n+1=J On+KOn (5.3.7)
上式称为JK触发器的特性方程。式中可见,Qn+1是0n和输人信号J、K的函数。
典型集成电路,图5.3.9所示为74F系列TTL电路利用传输延迟的JK触发器内部逻辑图,与图5.3.7相比,主要电路相同,仅仅改变了各个门电路在图中布局的位置,并增加了直接置1端sD和直接置0端RD。74F112芯片中含有两个图5.3.9中的JK触发器,其逻辑符号如图5.3.10所示。图5.3.10中,方框内侧的>符号和方框外侧与其相邻的圆圈共同表示该触发器对时钟信号的脉冲下降沿敏感。方框内C1与1J、1K控制关联,而C2则与2J、2K控制关联。表5.3.2所示是74F112中触发器的功能表。