IDT74FCT807BTPYGPROM的基本电路结构 (b)PLA的基本电路结构 (c)PAL的基本电路结构

PROM系Programmable Read only Memo呼的缩写,译为可编程只读存储器。

PLA系Programmable Logic Array的缩写,译为可编程逻辑阵列。

PAL系Programmable Array Logic的缩写,译为可编程阵列逻辑。

GAL系Gencric AⅡay Logic的缩写,译为通用阵列逻辑。

CPLD系Complcx Programmable Logic Device的缩写,译为复杂可编程逻辑器件。

FPGA系Field Programmable Gate Array的缩写,译为现场可编程门阵列.

组合逻辑电路的PLD实现

任何组合逻辑关系都可以变换成与或表达式,因此通过PLD的与、或阵列可以实现任何一个逻辑函数。

从图4.5.8(a)可以看出,PROM的与阵列是将输人变量的全部最小项译出来了,如果用它来实现逻辑函数,往往只用到一部分最小项,芯片的利用率不高,因此很少作为PLD器件使用。

可编程逻辑阵列PLA,是为解决PROM实现逻辑函数时芯片利用率不高的问题而设计的。

由于它的与，或阵列均可编程,所以将逻辑函数化简后再实现，可以有效地提高芯片的利用率，PLA的规格用输入变量数，与阵列的乘积基数，或阵列的输出端数三者的乘积表示，典型的集成PLA(82s100)有16个输入变量，48个乘积项，8个输出端．

由PLA构成的逻辑电路如图4.5.9所示，试写出该电路的逻辑表达式，并确定其逻辑功能．

由图4.5.9的可知，该电路有7个与项，根据或阵列得到输出逻辑表达式

Lo=ABC+ABC+ABC+ABC

L1=AB+AC+BC

列出真值表，如表4.5.1所示．

由真值表看出该电路实现全加器的功能,Ａ、B、C分别为加数、被加数和低位进位数。L0为和数,L1为向高位的进位数。

尽管PLA的灵活性比PROM提高了,但是由于缺少高质量的支撑软件和编程工具,并且价格较贵,因而使用不广泛。

可编程阵列逻辑PAL,PAL是20世纪70年代后期推出的PLD器件,采用双极型熔丝技术实现编程。除输人缓冲器外,PAL由可编程的与阵列、固定的或阵列和输出电路组成。由于只有与阵列可编程,因此PAL的编程相对简单。各种型号PAL的门阵列规模有大有小,但基本结构类似。