具有巨大内嵌存储器的芯片,需要结构上的冗余,用于在其中之一发生失效时以相同的结构替换。VES221M0J0605-TR0这必然要求C具有内部的自测试结构,能够实时监控失效的发生,确定失效究竟发生在哪一行哪一列,通过有限的外引脚与外部设备相联系。

   芯片性能的提高与测试精度的矛盾

   庞大的内部器件数和高工作频率导致芯片静态I作电流急剧增大,亚阈值电流的累积使JrlⅪ测试失去意义。同时,对芯片特性参数(如日寸间特性)的测试,也会由于测试精度的缘故失去意义。据统计,芯片内部工作频率每年增长约为30%,而外部测试设各的精度年增长率仅为12%,这一矛盾使得与性能相关的测试越来越困难。

   集成度的提高使得同样失效机理影响更严重

   对同样的失效机理,集成度越高,意味着受影响的器件数越多,合格率也就越低。不进行实际的检验,定位失效发生的确切位置,只检测到失效的表现是没有意义的。同时,由于一个失效机理引起的故障器件数也会随着特征尺寸的减小而增加,几个失效器件共同作用产生的失效现象可能更加复杂。如何有效隔离不同失效,保存相应的物理位置信息,这对规模更大的集成电路的测试是一个不小的困难。

   外部测试设备的高昂价格与℃成本降低的要求相冲突外部测试设备的高昂价格一直是℃成本降低的主要障碍之一,据估计,由于测试速度、精度及测试数据量等方面的更高要求,测试的成本也将高于工艺成本,这是现有的集成电路测试方式面临的最严重的问题。