【2.5 VOLT HIGH -SPEED TeraSync FIFOIDT72T1845 ， ID】,IC型号IDT72T18125L4-4BB,IDT72T18125L4-4BB PDF资料,IDT72T18125L4-4BB经销商,ic,电子元器件-51电子网

2.5 VOLT HIGH -SPEED TeraSync FIFO

IDT72T1845 ， IDT72T1855

18位/ 9位配置

IDT72T1865 ， IDT72T1875

2,048 x 18/4,096 x 9, 4,096 x 18/8,192 x 9, 8,192 x 18/16,384 x 9,

IDT72T1885 ， IDT72T1895

16,384 x 18/32,768 x 9, 32,768 x 18/65,536 x 9, 65,536 x 18/131,072 x 9,

IDT72T18105 ， IDT72T18115

131,072 x 18/262,144 x 9, 262,144 x 18/524,288 x 9, 524,288 x 18/1,048,576 x 9

IDT72T18125

产品特点：

请选择以下内存组织之间：

IDT72T1845

2,048 x 18/4,096 x 9

IDT72T1855

4,096 x 18/8,192 x 9

IDT72T1865

8,192 x 18/16,384 x 9

IDT72T1875

16,384 x 18/32,768 x 9

IDT72T1885

32,768 x 18/65,536 x 9

IDT72T1895

65,536 x 18/131,072 x 9

IDT72T18105

131,072 x 18/262,144 x 9

IDT72T18115

262,144 x 18/524,288 x 9

IDT72T18125

524,288 x 18/1,048,576 x 9

截至时钟225 MHz工作

用户可选择HSTL / LVTTL输入和/或输出

阅读启用&读时钟输出回波援助高速运转

用户可选的异步读取和/或写入端口时序

2.5V LVTTL或1.8V ， 1.5V HSTL端口可选的输入/输出继电器电压

3.3V输入宽容

马克&转发，复位读指针，以用户标记的位置

写片选（ WCS ）输入使能/禁止写操作

读片选（ RCS ）的同步，以RCLK

可编程几乎空和几乎全部的标志，每个标志可

默认为8个预选偏移1

程序可编程标志由串行或并行方式

可选的同步/异步时序模式Almost-

空的，几乎全旗

单独的输入SCLK为标志偏移串行编程

用户可选的输入和输出端口，总线上浆

- X9到了X9

- X9在以X18出

- X18中出X9

- X18到X18出

大端/小端用户选择字节表示

自动关机最大限度地降低待机功耗

主复位清除整个FIFO

部分复位清除数据，但保留可编程设置

空，满和半满标志信号FIFO状态

选择IDT标准时间（使用

和

标志），或第一个字

砸锅时间（使用

和

标志）

输出使能卖出期权数据输出为高阻抗状态

JTAG端口，提供边界扫描功能

可提供144引脚（13毫米X 13毫米）或240针（ 19毫米x100 19毫米）

PlasticBall栅阵列（ PBGA ）

在深度和宽度易于扩展

独立的读写时钟（允许读取和写入

同时进行）

高性能的亚微米CMOS技术

工业级温度范围（？ 40 ° C至+ 85°C ），可

功能框图

-D

（ X18或X9 ）

文

WCLK / WR

WCS

SEN

SCLK

输入寄存器

偏移寄存器

FF / IR

PAF

EF /或

PAE

FWFT / SI

PFM

FSEL0

FSEL1

ASYW

写控制

逻辑

RAM阵列

2048 ×18或4096 ×9

4096 ×18或8192 ×9

8,192 ×18或16,384 ×9

16,384 ×18或32,768 ×9

32,768 ×18或65,536 ×9

65,536 ×18或131,072 ×9

131,072 ×18或262,144 ×9

262,144 ×18或524,288 ×9

524288 ×18或1,048,576 ×9

旗

逻辑

写指针

太太

PRS

TCK

TRST

TMS

TDO

TDI

VREF

WHSTL

RHSTL

SHSTL

控制

逻辑

公共汽车

CON组fi guration

RESET

逻辑

读指针

输出寄存器

读

控制

逻辑

标志

ASYR

JTAG控制

（边界扫描）

RCLK / RD

任

RCS

HSTL I / 0

控制

EREN

5909 drw01

-Q

（ X18或X9 ）

ERCLK

IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标TeraSync FIFO是集成设备技术公司的商标。

商用和工业温度范围

2003年9月

DSC-5909/16

IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

销刀豆网络gurations

A1球焊垫角

WCS

PRS

太太

WHSTL

FF / IR

PAF

ASYR

PFM

PAE

EREN

EF /或

任

RCS

DDQ

标志

WCLK

FWFT / SI

FSEL0

SHSTL

FSEL1

DNC

RHSTL

RCLK

文

DDQ

ASYW

SEN

DDQ

GND

DDQ

SCLK

DDQ

GND

Q17

VREF

D17

GND

DDQ

Q16

Q15

D15

D16

GND

D13

D14

DDQ

Q14

Q13

Q11

D11

D12

DDQ

GND

DDQ

Q12

D10

DDQ

Q10

TRST

TCK

TMS

TDI

TD0

ERCLK

注意：

1. DNC - 不连接。

5909 drw02

IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885 / 72T1895只有

PBGA ： 1mm节距， 13毫米X 13毫米（ BB144-1 ，订货代码： BB ）

顶视图

IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

引脚配置（续）

A1球焊垫角

WCLK

PRS

GND

EREN

RCLK

DDQ

文

太太

GND

PAF

任

RCS

DDQ

WCS

GND

PAE

标志

DDQ

FWFT / SI

FS0

SHSTL

FS1

GND

DNC

RHSTL

ASYR

PFM

DDQ

GND

DDQ

GND

DDQ

SEN

SCLK

WHSTL

GND

DDQ

ASYW

GND

DDQ

VREF

GND

DDQ

GND

DDQ

DNC

GND

DDQ

DNC

GND

DNC

GND

DNC

GND

DNC

GND

DNC

D13

D10

TMS

TDO

GND

Q11

Q14

DNC

D17

D14

D11

TRST

TDI

GND

Q12

Q15

DNC

D16

D15

D12

TCK

GND

ERCLK

Q10

Q13

Q16

Q17

DDQ

5909 drw02a

注意：

1. DNC - 不连接。

IDT72T18105 / 72T18115 / 72T18125只有

PBGA ： 1mm节距， 19毫米x100 19毫米（ BB240-1 ，订货代码： BB ）

顶视图

IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

描述：

该IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885 / 72T1895 /

72T18105 / 72T18115 / 72T18125格外深，极高

速度，CMOS先入先出（ FIFO）存储器与主频读写

控制和灵活的总线匹配X18 / X9的数据流。这些FIFO提供

几个关键用户的好处：

灵活的X18 / X9在两个总线匹配读写端口

用于重传用户可选择MARK位置

用户可选的I / O结构， HSTL或LVTTL

在读异步/同步翻译或写端口

第一个字数据潜伏期，从时间的第一个字被写入到

空FIFO它可以读取的时间，是固定的，短的。

高密度的产品达9兆

总线匹配TeraSync的FIFO特别适合于网络，

视频，电信，数据通信和其它应用

需要缓存大量数据，并匹配不等尺寸的总线。

每个FIFO具有一个数据输入端口（D

）和一个数据输出端口（Q

），两者的

这可以假定任一18位或9位的宽度，通过的状态确定

外部控制输入引脚宽度（ IW ）和输出宽度（ OW ）在销

主复位周期。

输入端口可以被选择为一个同步（定时）接口

或异步接口。在同步操作的输入端口

通过写时钟（ WCLK ）输入和写使能（ WEN）输入控制。数据

本在DN上的数据输入被写入FIFO上的每个上升沿

当WCLK

文

为有效。在异步模式下只有WR

输入用于写入数据到FIFO。数据被写入在WR的上升沿

该

文

输入要依赖于它的活动状态，（ LOW ）。

输出端口可以被选择为一个同步（定时）接口

或异步接口。在同步操作的输出端口是

通过读时钟（ RCLK ）输入和读使能（ REN）输入控制。数据

从FIFO中读取RCLK时的每个上升沿

任

为有效。

在异步操作仅RD输入用于读取从数据

FIFO。数据被读出在RD，所述的上升沿

任

输入应该连接到其

活动状态，LOW 。当选择了输出端口的异步操作

FIFO中必须为IDT标准模式下配置，也

RCS

应

绑低的

使用的输入来提供输出，尺寸Qn三态控制。

输出端口可以被选择用于为2.5V的LVTTL或HSTL操作

主复位过程中选择了RHSTL输入的状态此操作。

输出使能（ OE ）输入为输出三态控制。

A读片选（ RCS ）的输入也提供了

RCS

输入同步

到读出时钟，并且还提供了对尺寸Qn数据输出端的三态控制。

当

RCS

处于关闭状态时，数据输出将是高阻抗。中

输出端口的异步操作，

RCS

应启用，举行低。

回声读使能，

EREN

和回声读时钟， ERCLK输出

提供的。这些是从FIFO中的所需要的读端口的输出

用于高速数据通信，以提供更紧密的同步

将数据从尺寸Qn输出被发送和被接收的数据

输入装置。从读端口读出的数据是可用的输出总线上

对于

EREN

和ERCLK ，这是非常有用的，当数据被读取

高速。该ERCLK和

EREN

输出是无功能的，当读

是设置为异步模式的端口。

两个RCLK和WCLK信号的频率可以从0变

到f

最大

完全独立。有在频率没有限制

的一个时钟输入相对于另一个。

有操作这些设备的两种可能的时序模式： IDT

标准模式和第一个字告吹（ FWFT ）模式。

IDT标准模式，

写入到一个空的FIFO的第一个字也不会出现

上的数据输出线，除非执行一个特定的读操作。读

运算，它由激活的

任

并实现上升RCLK边缘，

会从内部存储器中的字转移到数据输出线。

FWFT模式，

写入到一个空的FIFO中的第一个字是直接主频

到RCLK信号的3转换后的数据输出线。一

任

是否

没有被断言为访问的第一个字。然而，随后的

写入FIFO的话做要求低

任

进行访问。状态

在主复位的FWFT / SI输入确定使用的定时模式。

对于需要更多的数据存储容量比单个FIFO中的应用

可提供的FWFT定时模式允许深度扩张的FIFO链接

在一系列（ 1 FIFO中即数据输出端被连接到相应的

的下一个数据输入）。无需外部逻辑是必要的。

这些FIFO有五个标志引脚，

EF /或

（空标志或输出就绪），

FF / IR

（满标志或输入就绪），

（半满标志）

PAE

（可编程

几乎空标志）和

PAF

（可编程几乎满标志）。该

和

功能是在IDT标准模式中选择。该

和

功能

在FWFT模式中选择。

HF ， PAE

和

PAF

随时可以使用，

不论定时模式。

PAE

和

PAF

可以独立地进行编程，以在任何点切换

内存。可编程偏移确定标志开关阈值和能

通过两种方法来加载：并行或串行。八默认偏移设置也

设置，从而使

PAE

可以被设置在的位置的预定数量来切换

从空边界和

PAF

阈值也可以设定为类似

预定义的值从完整的边界。缺省偏移值期间设定

主复位由FSEL0 ， FSEL1的状态，

销。

对于串口编程，

SEN

再加上

上的每个上升沿

SCLK，用于通过串行输入（SI ）来加载偏移寄存器。对于并行

编程，

文

再加上

在WCLK的每个上升沿，被用于

加载经由D中的偏移量寄存器

任

再加上

每个上升沿

RCLK的可用于读取的偏移量在从Q平行

无论

串行或并行的偏移加载已被选择。

在主复位（ MRS）发生以下事件：读取和写入

指针设置为FIFO的第一个位置。在FWFT引脚选择IDT

标准模式或FWFT模式。

该部分复位（ PRS ）还设置了读写指针到第

所述存储器的位置。然而，定时模式，可编程标志

编程方法和默认的或现有的程序之前设置的偏移

部分复位保持不变。该标志根据所述定时更新

模式和有效偏移。

PRS

对于中期操作重置设备有用，

重新编程的可编程标志时，将是不可取的。

另外，也可以以选择的定时模式

PAE

（可编程Almost-

空标志）和

PAF

（可编程几乎满标志）输出。时机

模式可以被设置为异步或同步的

PAE

和

PAF

FL AGS 。

如果异步

PAE / PAF

被选择的配置，所述

PAE

断言

LOW RCLK的低到高的跳变。

PAE

被重置为高，对LOW-

到高WCLK的过渡。类似地，

PAF

被置为低电平的LOW-

到高WCLK的过渡，

PAF

被重置为高，对低到高

RCLK过渡。

如果同步

PAE / PAF

被选择的配置，所述

PAE

断言和

更新的RCLK ，而不是只WCLK的上升沿。同样，

PAF

断言和更新的WCLK ，而不是只RCLK的上升沿。模式

期望的是在主复位通过可编程标志的配置状态

模式（ PFM ）引脚。

该器件包括从马克的功能，利用两个控制重传

输入，马克和，

（重发）。如果标记的输入使能尊重

到RCLK ，存储器位置被读取该点处将被标记。任何

随后的重传操作，

变为低电平，复位读指针

这个“标”的位置。

IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

该设备可以具有不同的输入和输出的总线宽度为被构造

在表1中示出。

提供大端/小端数据字格式。这个功能是

有用的，当数据被写入到在长字格式（ ×18 ）的FIFO和读

在小词（ ×9 ）格式，在FIFO中。如果选择大端模式，然后

长字写入FIFO的最显著字节（字）将被读出

从FIFO第一的，其次是至少显著字节。如果小尾数格式

被选择，则该长字的最低显著字节写入FIFO

将首先被读出，随后是最显著字节。所需的模式是

在主复位由大端（ BE ）引脚的状态进行配置。

穿插/非穿插奇偶校验（ IP ）位功能允许用户

选择在加载到并行端口的字中的奇偶校验位（四

-dn ）时，

编程标志偏移。如果选择穿插平价模式，则

FIFO将假定奇偶校验位位于位位置

平行时

标志偏移编程。如果选择非穿插校验方式，

那么d

被假定为一个有效位和D

和D

将被忽略。 IP模式

在主复位由IP输入引脚的状态被选择。此模式是

有关只有当输入宽度设定为×18模式。

如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将

自动关机。一旦在断电状态下，待机电源

电流消耗最小化。启动任何操作（通过激活控制

输入）将立即停止设备的的掉电状态。

这两个异步输出使能引脚（ OE ）和同步阅读

设置在所述FIFO中的芯片选择引脚（RCS）。同步读片

选择同步到RCLK 。同时输出使能和读芯片选择

控制FIFO的输出缓冲器，使缓冲器为任一高

阻抗和低阻抗。

提供一个JTAG测试端口，这里的FIFO有功能齐全的边界

扫描功能，符合IEEE 1449.1标准测试访问端口和

边界扫描结构。

该TeraSync FIFO有工作在它的端口的能力（写入和/或

读）在任一LVTTL或HSTL模式下，每个端口选择独立的

等。写端口选择通过WHSTL和读取端口选择做

通过RHSTL 。还提供了一个附加的输入SHSTL ，这使得用户

选择设备（未与相关的其他引脚HSTL操作

写或读端口）。

该IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885 / 72T1895 /

72T18105 / 72T18115 / 72T18125采用IDT的高速子是捏造

微米CMOS技术。