IDT54 / 74FCT88915TT 55/70/100/133
低偏移基于PLL的时钟驱动器
军用和商用温度范围
集成设备技术有限公司
低偏移基于PLL
CMOS时钟驱动器
（具有三态）
IDT54/74FCT88915TT
55/70/100/133
初步
产品特点：
0.5微米CMOS技术
输入频率范围： 10MHz的 - f2Q最大。规范
（ FREQ_SEL =高）
马克斯。输出频率： 133MHz的
引脚和功能与MC88915T兼容
5非反相输出端，一个反相输出， 1 2倍
输出， 1
÷2
输出;所有输出为TTL兼容
??三态输出
输出偏斜< 500PS （最大）
占空比失真< 500PS （最大）
部件到部件的偏斜： 1纳秒（从T
PD
最大。 SPEC）
TTL电平输出电压摆幅
在TTL输出电压等级64 / -15mA驱动器
提供28引脚PLCC ， LCC和SSOP封装
描述：
该IDT54 / 74FCT88915TT采用锁相环技
术来锁定的输出频率和相位与输入
参考时钟。它提供了低偏移时钟分配
高性能PC和工作站。一个输出
被反馈到PLL的反馈输入导致
本质上延缓整个设备。该PLL包括的
相位/频率检测器，电荷泵，环路滤波器和压控振荡器。
压控振荡器是专为一个2Q的工作频率范围
40MHz至f2Q最大。
在IDT54 / 74FCT88915TT提供了8个输出500ps的带
歪斜。 Q5的输出是从Q输出倒相。第2季度
在Q频率的两倍，并运行Q / 2运行在一半的Q
频率。
该FREQ_SEL控制提供了一个额外的
÷
2选项
的输出路径。锁相环_EN允许PLL中，旁路这
是在静态测试模式是有用的。当PLL_EN低， SYNC
输入可以被用作测试时钟。在此测试模式中，所述输入
频率不限于指定的范围和极性
的输出端是互补的，在正常操作
（ PLL_EN = 1）。 LOCK输出达到逻辑高电平时，
PLL处于稳定状态的相位和频率锁定。当OE /
RST被低时，所有的输出被置于高阻抗状态和
在Q ， Q和Q / 2输出寄存器复位。
在IDT54 / 74FCT88915TT需要一个外部环路
过滤组件的建议，在图1中。
功能框图
反馈
相位/频率。
探测器
电压
控制
振子
LF
REF_SEL
PLL_EN
0
1
MUX
2Q
(
÷
1)
(
÷
2)
1 M
u
x
0
D
Q
LOCK
0M
u
1x
同步（0）
SYNC （1）
电荷泵
Q0
Q1
DIVIDE
-By-2
FREQ_SEL
OE / RST
CP
R
Q
D
CP
R
D
CP
R
D
CP
R
D
CP
R
D
CP
D
CP
R
R
Q
Q
Q2
Q
Q3
Q
Q4
Q5
Q
Q
Q/2
IDT标志是集成设备技术，Inc.的注册商标。
3072 DRW 01
军用和商用温度范围
1995
集成设备技术有限公司
1995年8月
DSC-4247/1
9.7
9.7
1
1
IDT54 / 74FCT88915TT 55/70/100/133
低偏移基于PLL的CMOS时钟驱动器
军用和商用温度范围
销刀豆网络gurations
OE / RST
GND
V
CC
V
CC
2Q
Q5
Q4
4
FEEDBK
REF_SEL
SYNC(0)
V
CC
（一）
LF
GND（ AN）的
SYNC(1)
5
6
7
8
9
10
11
12
3
2
1
28
27
26
25
24
23
Q/2
GND
Q3
V
CC
Q2
GND
LOCK
GND
Q5
V
CC
OE / RST
反馈
REF_SEL
SYNC(0)
V
CC
（一）
LF
GND（ AN）的
19
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SO28-7
28
27
26
25
24
23
22
21
20
19
18
17
16
15
Q4
V
CC
2Q
Q/2
GND
Q3
V
CC
Q2
GND
LOCK
PLL_EN
GND
Q1
V
CC
3072 DRW 03
J28-1,
L28-1
22
21
20
SYNC(1)
FREQ_SEL
GND
Q0
13
14
15
16
17
18
Q1
GND
GND
FREQ_SEL
PLL_EN
3072 DRW 02
PLCC / LCC
顶视图
V
CC
Q0
SSOP
顶视图
引脚说明
引脚名称
SYNC(0)
SYNC(1)
REF_SEL
FREQ_SEL
反馈
LF
Q0-Q4
Q5
2Q
Q/2
LOCK
OE / RST
PLL_EN
I / O
I
I
I
I
I
I
O
O
O
O
O
I
I
参考时钟输入。
参考时钟输入。
选择SYNC之间引用（ 0 ） & SYNC （ 1 ） 。 （参考功能框图） 。
之间进行选择
÷
1
÷
2频率选项。 （参考功能框图） 。
反馈输入到相位检测器。
输入外部环路滤波器连接。
时钟输出。
反相时钟输出。
时钟输出（ 2× Q频率） 。
时钟输出（Q频率
÷
2).
表示相位锁定已实现（ HIGH锁定时） 。
异步复位（低电平有效）和输出使能（高电平有效） 。高电平时，输出
启用。低电平时，输出为高阻态。
禁用锁相对于低频测试。 （参考功能框图） 。
3072 TBL 01
描述
9.7
2
IDT54 / 74FCT88915TT 55/70/100/133
低偏移基于PLL的时钟驱动器
军用和商用温度范围
绝对最大额定值
(1)
符号
等级
V
TERM(2)
端电压
关于
GND
V
TERM(3)
端电压
关于
GND
T
A
操作
温度
T
BIAS
温度
在偏置
T
英镑
存储
温度
I
OUT
DC输出
当前
广告
-0.5到+7.0
军事
-0.5到+7.0
单位
V
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
参数
(1)
C
IN
输入
电容
C
OUT
产量
电容
条件
V
IN
= 0V
V
OUT
= 0V
典型值。
4.5
5.5
马克斯。
6.0
8.0
单位
pF
pF
3072 LNK 03
-0.5到V
CC
+0.5
0至+70
-55到+125
-55到+125
-60到+120
-0.5到V
CC
+0.5
-55到+125
-65到+135
-65到+150
-60到+120
V
°C
°C
°C
mA
注意：
1.此参数的测量是在表征，但未经测试。
3072 TBL 02
注意事项：
1.强调超过绝对最大额定上市
INGS可能对器件造成永久性损坏。这是一个压力等级
该器件在这些或任何其他条件只与功能操作
超过上述业务部门所标明的这个规范
不是暗示。暴露在绝对最大额定值条件下，
长时间会影响其可靠性。没有端子电压可能超过
V
CC
以+ 0.5V ，除非另有说明。
2.输入和V
CC
终端。
3.输出和I / O端子。
直流电气在整个工作范围特性
下列条件适用，除非另有规定：
商业：T已
A
= 0℃至70℃ ，V
CC
= 5.0V
±
5%
符号
V
IH
V
IL
I
I H
I
I L
I
OZH
I
OZL
V
IK
V
H
V
OH
钳位二极管电压
输入滞后
输出高电压
V
CC
=最小值。
V
IN
= V
IH
或V
IL
参数
输入高电平
输入低电平
输入高电流
输入低电平电流
高阻抗输出电流
V
CC
=最大。
测试条件
(1)
确保逻辑高电平
保证逻辑低电平
V
CC
=最大。
V
I
= V
CC
V
I
= GND
V
O
= 2.7V
V
O
= 0.5V
V
CC
=最小值，我
IN
= -18mA
—
I
OH
= -3mA
I
OH
= -12mA MIL 。
I
OH
= -15mA COM'L 。
I
OH
= -24mA MIL 。
I
OH
= -32mA COM'L 。
(3)
V
CC
=最小值。
I
OL
= 48毫安MIL 。
V
IN
= V
IH
或V
IL
I
OL
= 64毫安COM'L 。
V
CC
=最大，V
IN
= GND或V
CC
（测试模式）
分钟。
2.0
—
—
—
—
—
—
—
2.5
2.4
2.0
—
—
典型值。
(2)
—
—
—
—
—
—
–0.7
100
3.5
3.5
3.0
0.2
2.0
马克斯。
—
0.8
±1
±1
±1
±1
–1.2
—
—
—
—
0.55
4.0
单位
V
V
A
A
A
A
V
mV
V
V
V
V
mA
V
OL
I
CCL
I
CCH
I
CCZ
输出低电压
静态电源电流
注意事项：
1.对于显示为最大的条件。或最小，使用在电气特性适用的设备类型指定适当的值。
2.典型值是在Vcc = 5.0V ， + 25 ° C的环境。
条件的3片长不超过一秒。
3072 TBL 04
9.7
3
IDT54 / 74FCT88915TT 55/70/100/133
低偏移基于PLL的CMOS时钟驱动器
军用和商用温度范围
电源特性
符号
I
CC
I
CCD
C
PD
I
C
参数
静态电源电流
TTL输入高电平
动态电源
当前
(4)
功率耗散电容
总电源电流
(5,6)
测试条件
(1)
V
CC
=最大。
V
IN
= V
CC
–2.1V
(3)
V
CC
=最大。
所有输出开
占空比为50％
V
CC
=最大。
PLL_EN = 1 ， LOCK = 1 ，反馈= Q / 2
SYNC频率= 20MHz的。 Q / 2装入50pF的
所有其它输出打开
V
CC
=最大。
PLL_EN = 1 ， LOCK = 1 ，反馈= Q / 2
SYNC频率= 20MHz的。 Q / 2 50Ω负载
戴维宁端接。所有其它输出打开
3072 TBL 05
注意事项：
1.对于显示为最大的条件。或最小，使用在电气特性中指定合适的值。
2.典型值是在V
CC
= 5.0V ， + 25 ° C的环境。
3.每TTL驱动输入;所有其他输入在V
CC
或GND 。
4.此参数是不能直接检验的，但导出的总电源计算中使用。据来自带Q频率为基准。
5.值这些条件是我的例子
CC
公式。这些限制保证，但未经测试。
6. I
C
= I
静
+ I
输入
+ I
动态
I
C
= I
CC
+
I
CC
D
H
N
T
+ I
CCD
（F ） + I
负载
I
CC
=静态电流（I
CCL
,
I
CCH
我
CCZ
)
I
CC
=电源电流为TTL高电平输入
D
H
=占空比为TTL输入高电平
N
T
=的TTL输入的D号
H
I
CCD
=动态所造成的输入转换对（ HLH或LHL ）电流
F = 2Q频率
I
负载
=动态电流由于负载。
分钟。
—
典型值。
(2)
0.5
0.25
15
25
马克斯。
1.5
0.4
40
40
单位
mA
毫安/
兆赫
pF
mA
V
IN
= V
CC
V
IN
= GND
—
—
—
—
42
60
mA
SYNC输入时序要求
符号
参数
T
上升/下降
上升/下降时间，
同步输入
（ 0.8V至2.0V ）
频率输入频率，
同步输入
占空比输入占空比，
同步输入
分钟。
—
马克斯。
3.0
单位
ns
10
(1)
25%
2Q FMAX
75%
兆赫
—
3053 TBL 06
输出频率规格
马克斯。
(2)
符号
f2Q
fQ
fQ/2
参数
工作频率2Q输出
工作频率Q0 - Q4 ， Q5输出
工作频率为Q / 2输出
分钟。
40
20
10
55
55
27.5
13.75
70
70
35
17.5
100
100
50
25
133
133
66.7
33.3
单位
兆赫
兆赫
兆赫
3072 TBL 07
注意事项：
1.注意8 "General AC规格Notes"和图2描述了该规范，并根据其反馈连接上的实际限制。
2，最大工作频率为保证在器件锁相环状态和加载的所有输出。
9.7
4
IDT54 / 74FCT88915TT 55/70/100/133
低偏移基于PLL的时钟驱动器
军用和商用温度范围
开关特性在工作范围
符号
t
上升/下降
所有输出
t
脉冲宽度（3）
所有输出
(3)
参数
上升/下降时间
（在0.8V和2.0V ）
输出脉冲宽度
Q0 - Q4 ， Q5 ， Q / 2 ， 2Q @ 1.5V
负载= 50Ω至
V
CC
/2, C
L
= 20pF的
从0.1μF到LF
模拟GND
(9)
负载= 50Ω至
V
CC
/2, C
L
= 20pF的
条件
(1)
负载= 50Ω至
V
CC
/2, C
L
= 20pF的
分钟。
0.2
(2)
0.5t
周期
– 0.5
(5)
–0.5
马克斯。
1.2
0.5t
周期
+ 0.5
(5)
+0.5
单位
ns
ns
ns
SYNC输入，反馈延迟
t
PD
(3)
（在SYNC0或1，测量反馈
SYNC反馈
输入引脚）
t
SKEW
r
（上升）
(3,4)
t
SKEW
f
（下降）
(3,4)
t
SKEW
所有
t
锁（6）
(3,4)
输出到输出偏斜
输出2Q之间， Q0 -Q4 ，
Q / 2 （上升沿只）
输出到输出偏斜
输出Q0 -Q4之间（仅下降沿）
输出到输出偏斜
二季度， Q / 2 ， Q0 - Q4上升，下降Q5
所需时间掌握
相位锁定的时间
SYNC输入信号被接收
输出使能时间
OE / RST （低到高）为Q， 2Q ， Q / 2 ，Q
输出禁止时间
OE / RST （高到低） Q， 2Q ， Q / 2 ，Q
—
350
ps
—
—
1
(2)
350
500
10
ps
ps
ms
t
PZH
t
PZL
t
PHZ
t
PLZ
3
(2)
3
(2)
14
14
ns
ns
3072 TBL 08
通用AC规格说明：
1.请参阅测试电路和波形。
2.最低限度的保证，但未经测试。
3.这些规范保证，但未经生产测试。
4.在相等负载的条件下，测试条件下指定的，并在一个固定的温度和电压。
5. t
周期
= 1 /频率在每个输出（Q ， Q，Q / 2或2Q ）预计运行。
6.用v
CC
完全通电和输出正确连接到反馈引脚。吨
LOCK
马克斯。与C1 = 0.1μF ，T
LOCK
分钟。与C1 = 0.01μF 。
（其中C1是在图1所示环路滤波器的电容） 。
9.7
5
QQ：800888908 复制
