VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description I_an-guage．是标准硬件描述语言，是美国IEEE标准协会于1987年公布的通用工业标准硬件描述语言。1995年，我国将VHDL作为国家标准的EDA硬件描述语言，XC17S100AV08C用语言的方式而非图形等方式描述硬件电路。

   VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格与句法与一般的计算机高级语言是十分类似的。

    VHDL的程序结构是将一项工程设计或称设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（或称可视部分及端口）和内部（或称不可视部分），即涉及实体的内部功能和算法完成两部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成，其他的设计就可以直接调用这个实体。这种将设计实体分成内、外部分的概念是VHDL系统设计的基本特点。VHDL语言基本特点如下。

   ①它是IEEE的一种标准，语法比较严格，便于使用、交流和推广。

   ②具有可读性，既可以被计算机接受，也容易被人们所理解。

   ③可移植性好。在不同的平台上可方便移植。

   ④描述能力强，覆盖面广。支持从逻辑门层次的描述到整个系统的描述。

   ⑤它是一种高层次的、与器件无关的设计。设计者没有必要熟悉器件内部的具体结构。

   ⑥可以设计所有存在的硬件集成电路。

   ⑦谩计硬件电路非常灵活，不受现有硬件电路限制。

   ⑧设计方式灵活多样。有方程表达、真值表表达、条件转换表达等。