数字系统设计一般采用自顶向下的层次化设计方法。在MAX十PLUSⅡ开发软件中， XC1765ELPC20C可利用层次化设计方法来实现自顶向下的设计。但具体操作时，一般先将底层或下一层的模块输入并编译好，然后产生模块符号供上一层或顶层调用，其具体步骤如下。

   ①首先先完成底层（下一层）模块设计。

   ②如果底层（下一层）是原理图文件，编译好后执行菜单“file”下的“Creat Default Sym-bol”命令，可生成模块符号图，即在库里生成自建的元件模块符号图。如果底层（下一层）是VHDL文件，在编译好后将自动产生元件模块符号图。

   ③进入上一层，建立原理图或VHDL文件，将自建的元件模块符号图调出来，按要求连接成完整电路，或在VHDL程序中用元件例化语句进行模块调用和映像连接。将此文件设为当前项目，对其进行编译、仿真以确保设计正确，还可将本层文件再建立模块符号。

   ④进入更上一层（或顶层）文件设计状态。

   ⑤对顶层设计文件构成的项目进行编译、仿真，最后配置完成整个设计。

   层次化设计需要注意以下几点。

   ①必须先输入和编译好模块，产生模蛱符号，然后进入到上一层原理图（或VHDL程序）去调用，否则在上一层编译时会出现找不到模块这样的错误。

   ②原理图编译好后，还必须给“File—Create Default Symbol”命令，才能产生模块符号。

   ③模块名字和顶层名字不能一样，同一名字不能既作为．gdf保存，又作为．vhd保存。

   ④进入顶层原理图后，双击模块符号，必须进入到该模块的编辑状态。如不是，就人为进入到模块的编辑状态，然后改掉名字，重新用新名字保存，重新编译以产生新的模块符号，进入到顶层调用此新的模块符号。

   ⑤连接线路，完成整个设计。