位置:51电子网 » 技术资料 » EDA/PLD

脉冲展宽图

发布时间:2014/7/15 22:06:01 访问次数:1915

   如图3. 74所示的电路,UPD78F0511AGB-GAF可以将脉冲展宽,当V.为高电平时,非门输出为低电平,通过D将C上的电位迅速拉低,则V。为高电平;当V,为低电平时,非门输出为高电平,因而C的电压V。逐渐上升,当上升到门槛电压VT+(如图3.74(b)所示中A点)时,输出V。才下跳到低电平,并一直维持到下一个脉冲V.到来,从图中看出,由于A点出现在脉冲来过后,所以输出V。的正向脉冲展宽了。

         

   图3. 74脉冲展宽电路

   另外还可以用施密特触发器电路消除干扰、提高抗干扰能力;构成单稳态触发器,可将脉宽变窄;进行幅度鉴别:把输入电压幅度大于VT+的信号鉴别出来等。

   实验仪器

   ①数字实验仪、双踪示波器、函数信号发生器、数字万用表。

   ②主要器件:74LSOO-1片,74LS04-1片,74LS121--1片,74LS122----1片,74LS14-1片,CD4528-1片,以及电阻和电容若干只。

   实验内容

   ①按如图3. 62所汞接线,R一300 Q,C—0.047 ~F,输入频率为1 kHz的连续方波脉冲,显示A、B、D及输出端的波形。

   ②按如图3. 75电路连接,组成一个微分型单稳态触发器,其中R.=12 kQ,Ct一300pF,R- 300 Q,C=0. 047 ruF,输入信号V.的频率1 kHz。观察并记录输入信号V,,输出信号V。以及A、B、D各点的工作波形,读出V。的负脉冲宽度£。的值。


   如图3. 74所示的电路,UPD78F0511AGB-GAF可以将脉冲展宽,当V.为高电平时,非门输出为低电平,通过D将C上的电位迅速拉低,则V。为高电平;当V,为低电平时,非门输出为高电平,因而C的电压V。逐渐上升,当上升到门槛电压VT+(如图3.74(b)所示中A点)时,输出V。才下跳到低电平,并一直维持到下一个脉冲V.到来,从图中看出,由于A点出现在脉冲来过后,所以输出V。的正向脉冲展宽了。

         

   图3. 74脉冲展宽电路

   另外还可以用施密特触发器电路消除干扰、提高抗干扰能力;构成单稳态触发器,可将脉宽变窄;进行幅度鉴别:把输入电压幅度大于VT+的信号鉴别出来等。

   实验仪器

   ①数字实验仪、双踪示波器、函数信号发生器、数字万用表。

   ②主要器件:74LSOO-1片,74LS04-1片,74LS121--1片,74LS122----1片,74LS14-1片,CD4528-1片,以及电阻和电容若干只。

   实验内容

   ①按如图3. 62所汞接线,R一300 Q,C—0.047 ~F,输入频率为1 kHz的连续方波脉冲,显示A、B、D及输出端的波形。

   ②按如图3. 75电路连接,组成一个微分型单稳态触发器,其中R.=12 kQ,Ct一300pF,R- 300 Q,C=0. 047 ruF,输入信号V.的频率1 kHz。观察并记录输入信号V,,输出信号V。以及A、B、D各点的工作波形,读出V。的负脉冲宽度£。的值。


相关技术资料
7-15脉冲展宽图

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!