VHDL语言程序的电路基本结构一般由库和程序包说明(Library)、 XC17S150LPC实体说明(EntityDeclaration)和结构体(Architecture Body)3部分构成。

   1．库和程序包说明( Library)

   库是专门存放预编译程序包(Package)的地方，它们可以在其他设计中被调用。程序包是数据类型和函数或是公共元件的集合。库的使用方法是：在每个设计的开头，声明选用的库名，用USE语句声明所选用的逻辑单元。

   库的一般格式如下：

   Library库名；

   USE  库名．逻辑体名；

   例如：    。

   Library IEEE;    一打开IEEE标准库

   USE  IEEE．std_logic_1164．ALL；    一一调用std_logic_1164程序包每个程序开头必须有这两句话，如果必要还需要再调用下面的程序包：

   2．实体( Entity)说明

   实体用来描述所设计的硬件电路的输入和输出信号情况。

   实体的一般格式如下：

   ENTITY  实体名  IS

   PDRT端口说明；

   END  实体名；

   在实体中要说明输入输出端口名字、端口模式、端口类型。

   端口名字：用VHDL语言所描述的每一个输入／输出端口必须分别用不同的名字。

   端口模式：用来决定信号的流动方向，有输入(IN)、输出(()UT)、双向(INOUT)、缓冲(BUFFER)4种类型，其默认（缺省）模式为输入模式。

   端口类型：即端口名的数据类型。在VHDL语青中有多种数据类型，但在逻辑电路中一般只用到以下几种。

   ①BIT（位）和BIT_VECTOR（位矢量）：分别取0、l和0000、11111等，后者为总线型。

   ②STD_LOGIC（标准逻辑）和STD_I.OGIC_VETOR（标准逻辑矢量）：分别取O、1、X（任意量）、Z（阻态）和0000、11111、XXXX、ZZZZ等，后者为总线型。