一种正负输入的保护电路设计
发布时间:2012/4/23 19:59:18 访问次数:1212
对于CMOS集成电路来说，由于输入FAN1086S33X端是接到输入栅上，而输入栅通过S102层与衬底隔离，是悬浮的。在较高的电压下可能导致栅氧化层击穿，或者烧毁相连的PN结或多晶硅连线。所以在CMOS集成电路中都采用输入保护电路。最常见的输入保护电路如图2. 61所示。其中R起限流作用，Di、D2是PN结二极管，如果二极管的正向导通压降为VF，Di可使正向电压限制VDD+VF，D2可使负向电压限幅在Vss - VF。这样就可以较好地防止静电对输入栅带来的损伤。
但是此保护电路只适用于正输入电压，而且输入信号的幅度被限制在V DD+VF，对于要求输入信号比VDD大的电路来说，该输入保护电路就无能为力了；对于要求输入为负电压的电路来说，由于负电压被限制在V Ss - VF，通常VSs为地电位，而VF只有0.7～0. 9V，所以输入信号无法加到电路中。
近几年，在抗静电设计方面的主要目标是在提离速度、减少I/O面积的同时，提高抗静电的能力，目前多采用低压触发半导体控制晶闸管。
在一个专用集成电路中，要求有两种工作状态，当输入电压为±21～±26V时，不加电源电压，而5V电源电压加上时输入端悬浮。所以不能采用图2.61所示的输入保护电路。由于没有一个合适的输入保护电路，其可靠性很差，无法达到使用化程度。必须设计一种能适用于正负输入电压的输入保护电路。
但是此保护电路只适用于正输入电压，而且输入信号的幅度被限制在V DD+VF，对于要求输入信号比VDD大的电路来说，该输入保护电路就无能为力了；对于要求输入为负电压的电路来说，由于负电压被限制在V Ss - VF，通常VSs为地电位，而VF只有0.7～0. 9V，所以输入信号无法加到电路中。
近几年，在抗静电设计方面的主要目标是在提离速度、减少I/O面积的同时，提高抗静电的能力，目前多采用低压触发半导体控制晶闸管。
在一个专用集成电路中，要求有两种工作状态，当输入电压为±21～±26V时，不加电源电压，而5V电源电压加上时输入端悬浮。所以不能采用图2.61所示的输入保护电路。由于没有一个合适的输入保护电路，其可靠性很差，无法达到使用化程度。必须设计一种能适用于正负输入电压的输入保护电路。
对于CMOS集成电路来说，由于输入FAN1086S33X端是接到输入栅上，而输入栅通过S102层与衬底隔离，是悬浮的。在较高的电压下可能导致栅氧化层击穿，或者烧毁相连的PN结或多晶硅连线。所以在CMOS集成电路中都采用输入保护电路。最常见的输入保护电路如图2. 61所示。其中R起限流作用，Di、D2是PN结二极管，如果二极管的正向导通压降为VF，Di可使正向电压限制VDD+VF，D2可使负向电压限幅在Vss - VF。这样就可以较好地防止静电对输入栅带来的损伤。
但是此保护电路只适用于正输入电压，而且输入信号的幅度被限制在V DD+VF，对于要求输入信号比VDD大的电路来说，该输入保护电路就无能为力了；对于要求输入为负电压的电路来说，由于负电压被限制在V Ss - VF，通常VSs为地电位，而VF只有0.7～0. 9V，所以输入信号无法加到电路中。
近几年，在抗静电设计方面的主要目标是在提离速度、减少I/O面积的同时，提高抗静电的能力，目前多采用低压触发半导体控制晶闸管。
在一个专用集成电路中，要求有两种工作状态，当输入电压为±21～±26V时，不加电源电压，而5V电源电压加上时输入端悬浮。所以不能采用图2.61所示的输入保护电路。由于没有一个合适的输入保护电路，其可靠性很差，无法达到使用化程度。必须设计一种能适用于正负输入电压的输入保护电路。
但是此保护电路只适用于正输入电压，而且输入信号的幅度被限制在V DD+VF，对于要求输入信号比VDD大的电路来说，该输入保护电路就无能为力了；对于要求输入为负电压的电路来说，由于负电压被限制在V Ss - VF，通常VSs为地电位，而VF只有0.7～0. 9V，所以输入信号无法加到电路中。
近几年，在抗静电设计方面的主要目标是在提离速度、减少I/O面积的同时，提高抗静电的能力，目前多采用低压触发半导体控制晶闸管。
在一个专用集成电路中，要求有两种工作状态，当输入电压为±21～±26V时，不加电源电压，而5V电源电压加上时输入端悬浮。所以不能采用图2.61所示的输入保护电路。由于没有一个合适的输入保护电路，其可靠性很差，无法达到使用化程度。必须设计一种能适用于正负输入电压的输入保护电路。
上一篇：高可靠性EEPROM单元设计
上一篇：ESD附加掩模
相关技术资料- 4-23一种正负输入的保护电路设计
- 4-16电阻器
热门点击
公网安备44030402000607
