SAA1290图4.2.2 例4,2.2的卡诺图

根据式(4.2.1)的逻辑表达式,可画出逻辑图如图4.2.3所示。

从以上逻辑表达式和逻辑图可以看出用异或门代替与门和或门能使逻辑电路比较简单。

意综合考多,G1E某些输出作为另一些逻辑门的输入,这可以减少门电路的数目,例如,利用B2作为B1的一个输人,B1又作为BO的一个输入。

在化简和变换逻辑表达式时虑,使各式中的相同项尽可能,图4,2.3 例4.2,2的逻辑图,门74HC86的集成芯片实列出设计组合逻辑电路的步骤。

为什么说在组合逻辑电路设计中正确列出真值表是最关键的一步?

前面进行组合逻辑电路的分析和设计时,都没有考虑逻辑门的延迟时间对间,G2和G3的输出AC和BC分别相对于C和C均有延迟,AC和BC经过G4的延迟而使输出出现一负跳变的窄脉冲。

逻辑电路的竞争冒险路,工作波形化的时间有差异,输入端的信两个输入端号,但其取值的变如图4.3.1和图及H+B。

也可以是在一定门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加,即乙=A・A或者L=A+A,如图4.3.3所示。由竞争而可能产生输出干扰脉冲的现象称为冒险。

在考虑延迟的条件下,若与门的两个输人A和A,其中―个先从0变1时,A・A会向其非稳定值1变化,此时会产生冒险;若或门的两个输入且和A,其中一个先从1变0时,则A+A会向其非稳定值0变化,也会产生冒险。两者之间存在对偶关系。

值得注意的是,有竞争现象时不一定都会产生干扰脉冲,如图4.3.1(a)所示,如果A从0变为1时刻没有滞后信号B的变化,则输出不会产生冒险。

在一个复杂的逻辑系统中,由于信号的传输路径不同,或者各个信号延迟时间的差异、信号变化的互补性以及其他一些因素,很容易产生竞争冒险现象。因此在电路设计中应尽量减小冒险产生。

消去竞争冒险的方法,针对上述原因,可以采取以下措施来消去竞争冒险现象。

发现并消去互补相乘项,例如,函数式F=(a+B)(A+C),在B=C=0时,F=hn。若直接根据这个逻辑表达式组成逻辑电路,则可能出现竞争冒险。如将该式变换为F=uo

深圳市唯有度科技有限公司http://wydkj.51dzw.com/