X84641E 运放对滤波电路的负载效益
发布时间:2020/2/11 20:18:53 访问次数:2195
X84641E式(9.3.7)为二阶低通滤波电路传递函数的典型表达式。其中ωc=1/(RC)为特征角频率,也是3 dB截止角频率,而Q则称为等效品质因数。式(9.3.4)表明,AO=AT<3,才能稳定工作。当A0=A,F≥3时,电路将自激振荡。
幅频响应,用s=jω代人式(9.3.7),可得幅频响应和相频响应表达式,分别为|4(uo)|=2.1g,式(⒐3.8)表明,当ω=0时,|A(jω)|=uT=A;当ω→∞时,|A(jω)|→0。显然,这是低通滤波电路的特性。由式(9.3.8)可画出不同o值下的幅频响应,如图9.3.2所示。由图可见,当Q=0.707时,幅频响应较平坦。当o=0.707和ω/ωc=1情况下,201g|A(jω)/Ao|=-3dB;而当图9.3.2 图9.3.1所示二阶低通滤波电路的幅频响应,高阶有源虑波电路散,如有必要应提出容差要求;③便于调整。
u11=R12=R21=R22=4.7kΩ
C11=C12=C21=C22=0.33uF
图9.3.4 例9.3.1四阶巴特沃思低通滤波电路具体设计步骤如下:
选择运放为了减少运放对滤波电路的负载效益,同时便于调整,现选用CF412(LF412)。这是一种具有JFET作输人级的低失调、高输人阻抗运放。CF412每片含有两个运放,其中rIu≈60pA,ylo≈1.5mⅤ,sR≈15Ⅴ/us,单位增益带宽积约为5.5MHz。各厂家产品参数略有不同.若选用CF412C(LF412C),性能更好,输入阻抗可达1012Ω,单位增益带宽积为8 MHz,sR=25V/uso预计CF412能满足设计要求。
选择电容器的容量,计算电阻器的阻值,电容C的容量宜在微法数量级以下,电阻器的阻值一般应在几百千欧以内。现选择Cll=C12=C2=C22=C=0.33 uF,则根据式(9.3.5)可算出L=R2=R2=R22=R=2πylc,Ω≈4:kΩ,选择标准电阻R=4.7kΩ,这与计算值有一点误差,可能导致截止频率比
额定值稍有升高。
由表9.3.1可见,四阶巴特沃思滤波器总的增益由两部分组成,即析F1=1.152和A,F2=2.235,因此总的通带增益处0=AI,T=1.152×2.235≈2.575。
选择r3、r4、r3和R24时,为了减少偏置电流的影响,应尽可能使加到运放同相端对地的直流电阻与加到反相端对地直流电阻基本相等。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
X84641E式(9.3.7)为二阶低通滤波电路传递函数的典型表达式。其中ωc=1/(RC)为特征角频率,也是3 dB截止角频率,而Q则称为等效品质因数。式(9.3.4)表明,AO=AT<3,才能稳定工作。当A0=A,F≥3时,电路将自激振荡。
幅频响应,用s=jω代人式(9.3.7),可得幅频响应和相频响应表达式,分别为|4(uo)|=2.1g,式(⒐3.8)表明,当ω=0时,|A(jω)|=uT=A;当ω→∞时,|A(jω)|→0。显然,这是低通滤波电路的特性。由式(9.3.8)可画出不同o值下的幅频响应,如图9.3.2所示。由图可见,当Q=0.707时,幅频响应较平坦。当o=0.707和ω/ωc=1情况下,201g|A(jω)/Ao|=-3dB;而当图9.3.2 图9.3.1所示二阶低通滤波电路的幅频响应,高阶有源虑波电路散,如有必要应提出容差要求;③便于调整。
u11=R12=R21=R22=4.7kΩ
C11=C12=C21=C22=0.33uF
图9.3.4 例9.3.1四阶巴特沃思低通滤波电路具体设计步骤如下:
选择运放为了减少运放对滤波电路的负载效益,同时便于调整,现选用CF412(LF412)。这是一种具有JFET作输人级的低失调、高输人阻抗运放。CF412每片含有两个运放,其中rIu≈60pA,ylo≈1.5mⅤ,sR≈15Ⅴ/us,单位增益带宽积约为5.5MHz。各厂家产品参数略有不同.若选用CF412C(LF412C),性能更好,输入阻抗可达1012Ω,单位增益带宽积为8 MHz,sR=25V/uso预计CF412能满足设计要求。
选择电容器的容量,计算电阻器的阻值,电容C的容量宜在微法数量级以下,电阻器的阻值一般应在几百千欧以内。现选择Cll=C12=C2=C22=C=0.33 uF,则根据式(9.3.5)可算出L=R2=R2=R22=R=2πylc,Ω≈4:kΩ,选择标准电阻R=4.7kΩ,这与计算值有一点误差,可能导致截止频率比
额定值稍有升高。
由表9.3.1可见,四阶巴特沃思滤波器总的增益由两部分组成,即析F1=1.152和A,F2=2.235,因此总的通带增益处0=AI,T=1.152×2.235≈2.575。
选择r3、r4、r3和R24时,为了减少偏置电流的影响,应尽可能使加到运放同相端对地的直流电阻与加到反相端对地直流电阻基本相等。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/