TLP421-1F(P/B)用555定时器组成的多谐振荡器如图8.4.8(a)所示 。接通电源后 ,电容C被充电 ,当vc上升到2vcc/3时，使v0为低电平 ,同 0时放电三极管 0T导通 ,此时电容C通过R2和T放电 ,vc下降。当勿c下降到甘时 ,v0翻转为高电平 。电容器C放电所需的时间为接通电源后,电容电三极管T导通,此时电容C通过R2和T放电,vc下降。当vc下降到甘时,v。翻转为高电平。电容器C放电所需的时间为而是采用查我表(LUT①)实现逻辑函数。这种不同于CPLD结构的特点,使FPGA中可以包含数量众多的LUT和触发器,从而能够实现更大规模、更复杂的逻辑电路,避免了“与-或”阵列结构上的限制和触发器及yo端数量上的限制。

近年来,生产工艺上的进步大大降低了FPGA的成本,其功能及性能上的优越性更为突出。因此,FPGA已成为目前设计数字电路或系统的首选器件之一。

对应的内容输出,在F端便得到该组输人信号逻辑运算,找出地址当用户通过原理图或HDL语言描述了一个逻辑电路件会自动计算逻辑电路的所有可能的结果(真值表),并把以后,FPGA开发软结果写入SRAM,这一过程就是所谓的编程。此后,SRAM中的内容始终保持不变,LUT就具有了确定的逻辑功能。由于SRAM具有数据易失性,即一旦断电,其原有的逻辑功能将消失。所以FPGA一般需要一个外部的PROM保存编程数据。上电后,FPGA首先从PROM中读人编程数据进行初始化,然后才开始正常工作。

由于一般的LUT为4输入结构,所以,当要实现多于4变量的逻辑函数时,就需要用多个LUT级联来实现。一般FPGA中的LUT是通过数据选择器完成级联的。图7.4.2所示是由4个LUT和若干个2选1数据选择器实现6变量任意逻辑函数的原理图。该电路实际上将4个16×1位的LUT扩展成为64×1位。A、B相当于6位地址的最高2位,它们取不同值时,输出与LUT的关系如表7.4.2所示。

变量逻辑函数在LUT上再增加触发器,辑功能又可实现时序逻辑功能的基本逻辑单元电路这样的基本逻辑单元来实现各种复杂逻辑功能的。

可编程数据选择器MUⅩ,(a〉可编程四选一MUX (b)可编程MUX简化符号,可编程数据选择器MUX在FPGA中也充当着重要角色。例如,在图7,4,3(a)中,编程时在SRAM存储单元M1、M2中写入0或1,就可以确定被选中的输人通道与输出相连。此时MUX就是可编程的数据开关,编程后,开关的位置也就确定了。为简明起见,在FPGA逻辑图中,通常采用图7.4.3(b)所示的简化符号。

由于SRAM中的数据理论上可以进行无限次写人,所以,基于SRAM技术的FPGA可以进行无限次的编程。

FPGA的结构,目前,虽然FPGA产品种类较多,但Xilinx公司的FPGA最为典型。这里以该公司的产品为例,介绍FPGA的内部结构及各模块的功能。

FPGA的结构示意图如图7,4.4所示。它主要由可编程逻辑模块(CLB①)、RAM块(Bbck RAM)、输入/输出模块(IOB②)、延时锁环(DLL③)和可编程布线矩阵(PRM④,图7.4.4中未画)等组成。FPGA的规模不同,其所含模块的数量也不同。可编程逻辑模块CLB是实现各种逻辑功能的基本单元,包括组合逻辑、时序逻辑、加法器等运算功能。可编程的输人/输出模块IOB是芯片外.

系Configurable Logic Block的缩写,也称为可配置逻辑模块。

系Input/output Block的缩写。

系Delay-Locked L00p的缩写。

系Programmable Routing Maoix的缩写.