典型集成电路，图6.5.4 8位移位寄存器74HC/HCT164的内部逻辑图

图6.5.4所示为中规模集成的8位移位寄存器74HC/HCT164的内部逻辑图。电路原理与图6.5.2相同,只是把位数扩展到8位,增加了异步清零输人端CR。图中,DsA和Ds:是两个串行数据输人端,实际输入移位寄存器的数据为DsI=DsA・Ds:。应用中,可利用其中一个输人端作为串行数据输人的使能端。例如,令DsA=1,则允许Ds:的串行数据进人移位寄存器;反之,DsA=0,则禁止Ds:而输人逻辑0。在Q7~o0端可得到8位并行数据输出,同时在07端得到串行输出。

多功能双向移位寄存器

工作原——有时需要对移位寄存器的数据流向加以控制,实现数据的双向移动,其中一个方向称为右移,另一个方向则为左移,这种移位寄存器称为双向移位寄存器。由于国家标准规定,逻辑图中的最低有效位(LSB)到最高有效位(MSB)的

电路排列顺序应从上到下,从左到右。因此,定义移位寄存器中的数据从低位

触发器移向高位为右移,移向低位为左移。这一点与通常计算机程序中的规定

相反,后者从二进制数的自然排列考虑,将数据移向高位定义为左移,反之为右移。

为了扩展逻辑功能和增加使用的灵活性,某些双向移位寄存器集成电路产品又附加了并行输人、并行输出等功能。图6,5.5所示是上述几种工作模式的简化示意图。

Do并行输入Dl  D2  D3右移串行输入马R右移串行输出D。R左移串行输出D。L左移串行输入DILg。  21  口2  口3并行输出

图6,5,5 多功能移位寄存器工作模式简图

图6.5.6所示是实现数据保持、右移、左移、并行置人和并行输出的一种电路方案。图中的D触发器FF汛是Ⅳ位移位寄存器中的第m位触发器,在其数据输人端插人了一个4选1数据选择器MUXn,用2位编码输入s1、sO控制MUXm,来选择触发器输人信号D况的来源。当sl=s。=o时,选择该触发器本身的输出om,次态为o;+1=Dn=0;,使触发器保持状态不变;当sl FO,s。=1时,触发器FFm"的输出o尼~1被选中,故CP脉冲上升沿到来时,FFⅡ存人FFm~1此前的逻辑值,即%+I=o;~1,而crl=0】,从而实现右移功能;类似地,当s1=1,s。=o时,MUXm选择on十l’实现左移功能;而当s1=so=1时,则选择并行输人数据D纭,其次态O1+l=D几,从而完成并行数据的置人功能。