MAAMSS0005当CP=0时,与非门G2和G3被封锁,其输出Q2=o3=1,即s=R=1,使输出锁存器处于保持状态,触发器的输出o和0不改变状态。同时,Q2和03的反馈信号分别将Gl和G4两个门打开,使04=D,01=04=D,D信号进入触发器,为触发器状态刷新做好准各。

当CP由0变1后瞬间,G2和G3打开,它们的输出Q2和Q3的状态由G1和G4的输出状态决定,即s=Q2=0l=D,R=03=Q4=D,二者状态永远是互补的,也就是说s和R中必定有一个是0。由基本sR锁存器的逻辑功能可知,这时Qn+1=D,触发器状态按此前D的逻辑值刷新。

在CP=1期间,由Gl、G2和G3、G4分别构成的两个基本sR锁存器可以保证O2、03的状态不变,使触发器状态不受输入信号D变化的影响。在o=1时,Q2=0,则将G1和G3封锁。O2至G1的反馈线使G=1,起维持o2=0的作用,从而维持了触发器的1状态,称为置1维持线;而Q2至G3的反馈线使Q3=1,虽然D信号在此期间的变化可能使O4相应改变,但不会改变O3的状态,从而阻塞了D端输入的置0信号,称为置0阻塞线。在Q=0时,03=0,则将G4封锁,使Q4=1,既阻塞了D=1信号进人触发器的路径,又与CP=1,Q2=1共同作用,将Q3维持为0,而将触发器维持在0状态,故将o3至G4的反馈线称为置1阻塞、置0维持线。正因为这种触发器工作中的维持、阻塞特性,所以称之为维持阻塞触发器。

虽然维持阻塞D触发器的电路结构与图5.3.2所示电路完两个电路所实现的逻辑功能是完全相同的,都是在CP脉冲上升沿到兄来后瞬间转换输出状态,将输人信号D传递到o端并保持下去。因此,它们使用同一逻辑符号,特性方程也是一致的,即式(5.3.1)。

典型集成电路,TTL集成电路系列中,7ZIs74和CP74W4内部都有两个相互独立的维持阻塞D触发器,它们的逻辑符号和功能与CMOs系列的7Z1HC/HCT4完全相同,其中74HCt74目前已基本取代了74LS74.74F系列集成逻辑电路是高速TTL电路①,图5.3.6所示是74F74中一个触发全不同,但这器的逻辑图,与图5.3.3类似,集成电路产品比图5.3.5的原理电路增加了直接置1端sD和直接置0端RD,SD和RD分别接至三个SR触发器相应输人端,在有效信号作用下对触发器实现可靠地直接预置和清零。

即Fast Advanced schottkey TL系列。