MC357G双D触发器74HC/HC”4芯片中有图5.3.3所示的两个相互独立的D触发器,其逻辑符号如图5.3.4所示。图中方框内侧的>符号表示触发器对CP信号的脉冲边沿敏感。C1和C2分别与1D和2D关联,控制着这两个输入信号。表5.3.1所示是74HC/HCT74中触发器的功能表。表的左半部分是SD、RD与输出信号的关系．其中,当sD和RD均为低电平时,与前述基本sR锁存器一样,输出0和刁均为高电平,若sD、RD同时恢复高电平,则不能确定触发器此后的状态,因而RD SD=0仍为约束条件。表5.3.1的右半部分是在SD、RD处于非有效电平时的动态功能表。以CP脉冲上升沿为时间基准，“↑”表示,D为此刻之前瞬间的电平,On+1和Qn+1分别为CP脉冲上升沿到达后Q和刁端的状态。

从表5.3.1还能发现，电路的直接置位端sd和直接复位端RD对触发器的状态有优先控制权.只有当sd=rd=1时，触发器才能被CP上升沿触发，按Ｄ端逻辑值刷新状态．

工作原理，维持阻塞结构的Ｄ触发器的逻辑电路如图5.3.5所示，该触发器由3

个用与非门构成的基本sr锁存器组成，其中,G1\G2和g3\g4构成的两个基本sr锁存器响应外部构的D触，由3个用构成器组成,其构成的两sR锁存置1维持线

锁存号CP,它们的输出Q2和o3作为s、R信号控制着由G5、G6构成的第个基本sR锁存器的状态,即整个触发器的状态。下面分析其工作原理。