74LV241D-T分别加以讨论。CMOs漏极开路门电路.

漏极开路门电路的结构及符号,在工程实践中,往往需要将两个门的输出端并联以实现与逻辑的功能称为线与。现在来考察一种情况,如果将两个CMOS反相器G1和G2的输出端连接在一起,如图3.1.19所示,并设GI的输出处于高平,TP1导通;而G2的输出为低电平,TN2导通。这样,从G1的TP1到G2的TN2将形成一低阻通路,从而产生很大的电流,有可能导致器件的损毁,并且无法确定输出是高电平还是低电平。这一问题可以采用漏极开路导通(0D①)门来解决。所谓漏极开路是指CMOS门输出电路只有NMOS管,并且  图3.1.19普通CMOs门电路

它的漏极是开路的。漏极开路的与非门,输出端相连,电路及符号如图3,1.20(a)和3.1.20(b)所示,其中图标“Ω”表示漏极开路之意。为了实现线与的逻辑功能,可将多个门电路输出管的漏极和电源yDD之间,加一公共的上拉电阻Rp②’如图

漏极开路输出.

3.1.20(c)和3.1.20(d)所示。为了简明起见,图中以两个0D门并联为例。当两个与非门的输出全为1时,输出为1;只要其中一个为0时,输出为0。所以该电路的输出端可以实现线与功能L=AB・CD。