这个50MHz方波信号在PCB中的印制线长度为10cm,那么它的3次谐波在各种地回流路径情况下而所生的压降分别是:

   当该时钟信号的回流路径是一条较细的印制线时,信号回OLIBB-903流的3次谐波电流在这条较细的地印制线产生的压降ΔσΛ:为:

   Δt/A:=z1・f3=105Ω×0.0032A≈0.336Ⅴ

   (其中:z1=105Ω为较细地印制线在150MHz处的阻抗近似值)

   ・当该时钟信号的回流路径是一个带有过孔的正方形地平面时,信号回流的3次谐波电流在这个带有过孔的正方形地平面上产生的压降ΔσA:为:

   ΔσA:=z1・J3=0.83Ω×0.0032A≈2.65mⅤ

   (其中:zl=0.g~sΩ为带有过孔的正方形地平面在150MHz处的阻抗近似值)

    ・当该时钟信号的回流路径是一个边长为5mm的地网格平面时,信号回流的3次谐波电流在这个地网格平面时上产生的压降Δ〃A:为:

   ΔσA:〓z1・J3=1.1Ω×0.0032A≈3,5mⅤ

   (其中:z1=1.1Ω为带有过孔的地平面在150MHz处的阻抗近似值)

   ・当该时钟信号的回流路径是一个没有过孔,且地平面面积远大于印制线的面积(即地平面上容纳100%的信号回流)的完整正方形地平面时,信号回流的3次谐波电流在

   这个完整地平面上产生的压降Δ〃A:为:

   ΔI/A:=zl・J3=0.005Ω×0.0032A≈16uⅤ

   (其中:z1=0.0“Ω为带有过孔的地平面在150MHz处的阻抗近似值)

   以上实例表明,降低数字电路工作地的阻抗可以降低地上的噪声电平。

   下面来分析一下数字电路地噪声(电压)如果影响模拟电路的正常工作的。为了方便分析,可以假设两种极端情况。先假设如图6.“所示的产品,其数字电路部分信号回流产生的数字电路工作地噪声电平为Δ叽:,模拟电路部分对参考接地板或金属外壳之间的阻抗zΛ无穷大。在这种情况下,显然不会有共模电流流过模拟电路区域,即JcM=0,模拟电路区域两个模拟电路的工作地C和D之间的电压差Δ〃cD=0,也就是说图6.泓中B点、C点、D点的电位都是等电位,并且相对于A点电平为Δ叽:。正是由于C、D两点电位相等,ΔσcD=0,这个ΔσΛ:对于传输于C、D两点模拟地之间的模拟器件或信号不会形成干扰(正常工作信号处于差模传输状态)。