2.5.10.2
号
803
804
805
MII模式时序
表25. MII模式信号时序
特征
民
3.5
3.5
1
最大
—
—
14.6
单位
ns
ns
ns
ETHRX_DV ， ETHRXD [ 0-3] ， ETHRX_ER到ETHRX_CLK上升沿建立时间
ETHRX_CLK上升沿ETHRX_DV ， ETHRXD [ 0-3] ， ETHRX_ER保持时间
ETHTX_CLK到ETHTX_EN ， ETHTXD [ 0-3] ， ETHTX_ER输出延迟
ETHRX_CLK
803
ETHRX_DV
ETHRXD[0–3]
ETHRX_ER
有效
804
ETHTX_CLK
805
ETHTX_EN
ETHTXD[0–3]
ETHTX_ER
有效
有效
图23. MII模式信号时序
2.5.10.3
RMII模式
表26. RMII模式信号时序
1.1 V核心
号
806
807
811
特征
民
ETHTX_EN ， ETHRXD [ 0-1] ， ETHCRS_DV ， ETHRX_ER到ETHREF_CLK上升沿的建立
时间
ETHREF_CLK上升沿ETHRXD [ 0-1] ， ETHCRS_DV ， ETHRX_ER保持时间
ETHREF_CLK上升沿ETHTXD [ 0-1] ， ETHTX_EN输出延迟。
1.6
1.6
3
单位
最大
—
—
12.5
ns
ns
ns
ETHREF_CLK
806
ETHCRS_DV
ETHRXD[0–1]
ETHRX_ER
807
有效
811
ETHTX_EN
ETHTXD[0–1]
有效
有效
图24. RMII模式信号时序
MSC8113三核数字信号处理器数据手册0
34
飞思卡尔半导体公司
